

Radiový Konstrukter

ROČNÍK VII

1971

č. 6

Číslicová technika je moderním oborem elektroniky, který přímo či nepřímo zasahuje do života každého příslušníka lidské společnosti. Z původně úzce omezeného oboru se během posledních patnácti let vytvořil rozsáhlý obor, který se dále rychle rozrůstá. Mezi nejznámější v číslicové technice patří číslicové počítače, bez nichž si dnes nelze představit provoz žádné větší moderní továrny. Tyto počítače znásobují lidské možnosti ve vědecké a výzkumné práci, při řízení průmyslových pochodů, v evidenci peněz a zboží, v dopravě, ve zdravotnictví, v zemědělství a v mnoha dalších oblastech.

i v amatérské praxi pracujeme stále častěji s číslicovými integrovanými obvody, proto bude probrán sortiment číslicových integrovaných obvodů n. p. Tesla Rožnov. I když u nás není zatím sortiment těchto obvodů tak bohatý jako v zahraničí, zaslouží si n. p. Tesla Rožnov obdiv za promyšlený výběr typů a jakost vyráběných integrovaných obvodů, které se plně vyrovnají zahraničním výrobkům. (Pro usnadnění orientace v zahraniční literatuře je uvedena převodní tabulka číslicových integrovaných obvodů s vazbou TTL předních zahraničních výrobců a obvodů Tesla). Budou vysvětleny nejen

BUDOUCNOST ELEKTRONIKY

Práce v mnoha kancelářích a obchodech by se dnes neobešla bez elektronických kalkulačních, saldovacích a jiných strojů. Provoz elektráren, velkých chemických a hutních továren a jiných velkých průmyslových podniků se opírá o měřicí ústředny, které sbírají a evidují velké množství informací o stavu provozu a umožňují obsluhujícímu personálu účinné a správné rozhodování při řízení výrobních pochodů. Produktivita a přesnost moderních obráběcích strojů je podmíněna číslicovým řízením jejich provozu. V tomto výčtu příkladů bychom mohli ještě dále pokračovat a čtenář by také jistě mohl přidat četné další příklady uplatnění číslicové techniky.

V tomto čísle RK budou uvedeny funkční principy základních číslicových obvodů. Nejen při profesionální práci, ale

funkční principy vybraných logických a klopných obvodů Tesla řady MH74, ale čtenář zde nalezne i pravidla pro úspěšnou aplikaci číslicových obvodů s vazbou TTL.

Současný rozvoj obvodů a soustav s vazbou TTL bude ukázán na výrobním programu hlavního světového výrobce fy Texas Instruments. Tento výrobce vytváří a rozšiřuje asi od roku 1964 velmi promyšleně a cílevědomě typové řady číslicových integrovaných obvodů s vazbou TTL, které jsou průběžně přebírány do výrobních programů dalšími výrobci.

Jako dva nové směry v číslicových obvodech se rozvíjejí obvody s Schottkyho diodami s vazbou TTL pro velmi rychlé číslicové systémy a číslicové obvody s velkou šumovou odolností pro průmyslové aplikace. Protože se předpokládá, že

oba tyto směry v číslicových obvodech budou v n. p. Tesla Rožnov rozvíjet, zmíníme se krátce i o těchto obvodech.

Velkého rozmachu jak co do šíře sortimentu, tak i v aplikačních možnostech dosáhly v zahraničí číslicové obvody a soustavy se strukturami MOS. Špičkovým příkladem technologických i aplikačních možností se soustavami MOS je kapesní kalkulačka fy Mostek, u níž je celá logika a paměť vytvořena jako monolitická soustava v jednom pouzdře.

Pro čtenáře jistě zajímavá bude část věnovaná popisu funkčních principů číslicových voltmetrů, čítačů, měřičů fáze a dalších číslicových přístrojů. Rovněž si ukážeme na několika příkladech možnosti řešení převodníků A-F. Čtenář jistě přijme s pochopením, že budou blíže uvedeny funkční principy pouze u vybraných druhů číslicových měřicích přístrojů – vzhledem k omezenému rozsahu se nebudeme zabývat dalšími systémovými principy číslicové měřicí techniky.

Pro běžnou praxi je užitečná část, věnovaná příkladům aplikací číslicových obvodů s vazbou TTL. Z větší části se tyto příklady opírají o tuzemskou součástkovou základnu. Není opomenut ani způsob proměrování již zapojených číslicových obvodů a hledání chyb v hotových přístrojích. Jako rozsáhlejší aplikace je popsána stavba číslicového voltmetru s dvojitou integrací, který byl navržen a postaven z tuzemské součástkové základny.

Příkladem velmi užitečné aplikace číslicových obvodů Tesla jsou elektronické hodiny. Funkční vzorek takových hodin postavil autor se svými spolupracovníky koncem roku 1968 ze zahraničních integrovaných obvodů, které je dnes možno nahradit tuzemskými obvody. Hodiny jsou vzhledem k nestálému kmitočtu sítě řízeny krystalem s přesností lepší než 2 minuty za měsíc. (Přesnost by bylo možno zlepšit teplotní stabilizací krystalu, což by však vedlo k větší složitosti přístroje).

ČÍSLICOVÁ TECHNIKA

Ing. Jiří Zíma

Funkční principy a symboly základních číslicových obvodů

Převážná většina číslicových přístrojů a zařízení pracuje s informacemi ve dvojkové soustavě. Teoreticky se však dá dokázat, že optimální soustava z hlediska potřeby co nejmenšího počtu funkčních obvodů by byla trojková. Z fyzikálních i technologických hledisek lze velmi těžko realizovat elektronické prvky se třemi stabilními pracovními stavy. Protože úspora, které by se dalo dosáhnout přechodem na trojkovou číselnou soustavu je velmi lákavá, činí se již od počátku rozvoje číslicové techniky pokusy o realizaci prvku se třemi stavy. Jedním z posledních pokusů je vývoj typové řady trojstavových logických monolitických

obvodů DM8000 fy National Semiconductor. Nelze však očekávat, že by se trojstavové logické obvody ujaly v širším měřítku, jednak vzhledem k zavedené tradici a jednak vzhledem k mnohým aplikačním těžkostem.

Obvykle se vstupní údaje (zadané programem nebo jako výsledek měření) převádějí z desítkové číselné soustavy do dvojkové soustavy. Po zpracování příslušných aritmetických a logických operací v počítači apod. se získaný výsledek převádí do výstupního tvaru v desítkové soustavě. Většina operací v číslicovém zařízení probíhá pomocí logických, paměťových, tvarovacích, zpožďovacích aj. obvodů. Použití dvojkové soustavy se rozšířilo proto, že u většiny elektronických prvků je možno poměrně lehkou nastavit


dva funkční stavy. Např. u relé „zapnuto“ a „vypnuto“, u diody průchodnost a neprůchodnost, u tranzistorů a tyristorů vodivý stav a nevodivý stav apod.

Ze základní teorie vyplývá, že mezi základní logické funkce patří logický součin AND, logický součet OR a negace. Jakoukoli logickou funkci je možno rozložit a také realizovat z logických součinů a negace a logických součtů a negace. Pokud jsou k dispozici pouze obvody pro logickou funkci negovaného součinu NAND, které již vlastně realizují logickou funkci negovaného součinu a negace, lze pouze s těmito obvody realizovat jakoukoli složitější funkci. Obdobně to platí i pro logickou funkci negovaného součtu NOR.

Metodika značení logických obvodů se rozvíjela během více než desetiletého období. Pravděpodobně nejlépe je zpracována v americké normě MIL-STD-806B. Symboly podle této normy používají všichni výrobci číslicových monolitických obvodů a číslicových finálních zařízení v USA i většina významnějších výrobců v západní Evropě a v Japonsku. Přestože tito výrobci kryjí více než 90 % světové produkce číslicových monolitických obvodů a číslicových finálních zařízení, jsou i výrobci, kteří používají částečně nebo zcela odchylný způsob značení číslicových obvodů. Jsou to např. známá firma Philips a západoněmecká firma Siemens.

Vzhledem k výrazné preferenci symboliky podle normy MIL-STD-806B v celosvětovém měřítku a vzhledem k tomu, že i n. p. Tesla Rožnov jako výrobce číslicových monolitických obvodů používá (s malými úpravami) pro značení číslicových obvodů řady MH74 symboly podle této normy, budeme tuto symboliku používat i my.

Každý symbol logického členu se musí skládat ze dvou částí. Jedna část symbolu vyjadřuje základní logickou funkci. Mezi základní logické funkce patří logický součin, logický součet a logická negace. Z hlediska praktického řešení logických řetězců je často nutný k obnovení logické úrovně impulsní zesilovač. Pro logickou funkci „součin“ se používá symbol podle obr. 1a, pro logickou funkci „součet“ symbol podle obr. 1b; pro impulsní zesi-




Obr. 1. Symboly základních logických funkcí: a) součin, b) součet, c) negace

lovač s inverzí se používá symbol podle obr. 1c. Ze symbolů je zřejmé, že se logické funkce součin a součet odlišují tvarem symbolu.

Druhá část logického symbolu vyjadřuje, jde-li o pozitivní nebo negativní logiku. V této druhé části logického symbolu je současně zahrnuta informace, zda obvod uskutečňuje nebo neuskutečňuje logickou funkci „negace“. Malý kroužek na některé ze vstupních nebo výstupních svorek značí, že musí být na svorce použita negativní logika. Svorky bez malého kroužku značí, že na nich musí být použita pozitivní logika. Výhodou tohoto značení je, že se mohou ve stejném logickém symbolu použít pravidla jak pro pozitivní, tak negativní logiku.

Jako příklad pro vysvětlení smyslu symboliky můžeme použít tranzistor typu n-p-n se zatěžovacím odporem R_z podle obr. 2a. Tranzistor se chová jako součinnové hradlo s jedním vstupem na bázi a s druhým vstupem na emitoru. Výstup hradla je z kolektoru. Podle předešlé metodiky můžeme tranzistor reprezentovat symbolem pro logický součin se dvěma vstupy. Napětí na kolektoru bude malé, pokud napětí báze bude velké a emitoru malé. Podle normy MIL-STD-806B je možno přiřadit emitoru E a kolektoru C negativní logiku a bázi pozitivní logiku. Logický symbol pro tranzistor bude mít tvar symbolu pro součin, k němuž jsou na vstupech E a C připojeny malé kroužky. S použitím tzv. De Morga-

Obr. 2. Pozitivní a negativní logika: a) tranzistor se zatěžovacím odporem v kolektoru, b) logický symbol pro tranzistor, vyjádřený součinem, c) logický symbol pro tranzistor, vyjádřený součtem



nova teorému lze logickou funkci „součin“ převést na logickou funkci „součet“. Při převodu se symbol pro součin změní na symbol pro součet a prohodí se smysl logiky na všech vstupních a výstupních svorkách. Výsledný tvar symbolu, který vyjadřuje součtovou logickou funkci tranzistoru, je na obr. 2c.

Z předchozího např. vyplývá, že bude-li ve schématu logický symbol podle obr. 3, značí logický součin s pozitivní logikou na vstupech a negativní logikou na výstupech, což můžeme vyjádřit rovnicí $\bar{X} = A \cdot B$. Chceme-li však použít pozitivní logiku i na výstupech, vyjadřuje symbol na obr. 3 logickou funkci negovaného součinu ze dvou nezávisle proměnných podle rovnice $X = \overline{A \cdot B}$. V převážné většině se při návrhu logických schémat uvažuje logika stejného smyslu na vstupech i na výstupu a smysl logiky se převádí negací logické operace. V praxi číslicových monolitických obvodů se téměř všeobecně pracuje s pozitivní logikou a v případě potřeby se uvažuje negace logického součinu nebo logického součtu. Proto v dalším výkladu budeme předpokládat, že jde vždy o pozitivní logiku.

Pro přehled jsou v tab. 1 sestaveny symboly nejčastěji používaných základních i složených logických funkcí. Kromě číselného pořadí je uveden anglický výraz, algebraický výraz, symbol a pravdivostní tabulka Booleových operátorů jednotlivých logických funkcí.



Obr. 3. Symbol pro logický negovaný součin se dvěma vstupy

Pod pořadovým číslem 1 je uvedena logická funkce „součin“ ze dvou vstupních proměnných (AND). Z pravdivostní tabulky vyplývá, že výstup je na úrovni logické jedničky pouze tehdy, mají-li také oba vstupy úroveň logické jedničky. Při všech ostatních variantách vstupních signálů je na výstupu úroveň logické nuly.

Ve druhém řádku je uvedena logická funkce „součet“ ze dvou vstupních proměnných (OR). V tomto případě je na výstupu logická jednička, má-li některý ze vstupů nebo oba vstupy úroveň logické jedničky. Logická nula se vytváří na výstupu pouze v tom případě, mají-li oba vstupy úroveň logické nuly.










Třetí logickou funkcí je negace se symbolem ve tvaru trojúhelníku, opatřeného na výstupu malým kroužkem. Stejný symbol se obvykle používá i pro impulsní zesilovače se záporným napětovým zesílením.

Na čtvrtém řádku je popsána první složená funkce „negovaný součin“ (NAND), složená ze dvou základních funkcí. U této funkce je na výstupu úroveň logické jedničky, má-li některý ze vstupů nebo oba vstupy úroveň logické nuly. Signál s úrovní logické nuly se na výstupu objeví pouze tehdy, je-li na oba vstupy přiložen signál o úrovni logické jedničky.

Jinou velmi důležitou logickou funkcí je EXCLUSIVE-OR. Výsledek této funkce je roven úrovni logické jedničky pouze tehdy, není-li logická úroveň vstupu A rovna úrovni vstupu B.

Velmi důležitou funkcí Booleovy algebry je shodnost popsána sedmým řádkem (tab. 1). U této funkce se výsledek rovná logické jedničce pouze tehdy, mají-li obě nezávisle proměnné stejnou velikost, tj. mají-li úroveň logické nuly nebo

Tab.1. Přehled základních a složených logických funkcí

Číslo funkce	Algebraický symbol	Logický symbol	Logická funkce
1 AND	•		$X = A \cdot B$
2 OR	+		$X = A + B$
3 NEGACE	—		$X = \bar{A}$
4 NAND			$X = \overline{A \cdot B}$
5 NOR			$X = \overline{A + B}$
6 EXCLUSIVE-OR	\oplus		$X = A \oplus B$ $X = \bar{A} \cdot B + A \cdot \bar{B}$
7 SHODNOST	\equiv		$X = A \equiv B$ $X = \overline{A \cdot B + \bar{A} \cdot \bar{B}}$
8 AND-NOR			$X = \overline{A \cdot B + C \cdot D}$
9 AND s odpoj. kolektorem			

úroveň logické jedničky oba vstupy současně. Často se také vyskytuje kombinovaná logická funkce AND-NOR, která je uvedena v osmém řádku tabulky.

V našich podmínkách (pro číslicové obvody Tesla) se preferuje používání pozitivní logiky se základní logickou funkcí negovaný součin – NAND. Vyplyvá to z obvodového řešení obvodů

s vazbou TTL, kde se jako vstupní tranzistor používá tranzistor s více emitory. Tranzistor s více emitory realizuje funkci logický součin. Za tímto tranzistorem následuje invertor, vytvářející negaci a výkonový koncový zesilovač.

Pro zjednodušení a převedení logických funkcí na preferovaný tvar (u nás na negovaný součin) se používá tzv. De Mor-

ganův teorém, který se vyjadřuje těmito vztahy:

$$1. \overline{A \cdot B} = \overline{A + B}$$

$$2. \overline{A + B} = \overline{A \cdot B}$$

Jako příklad uvedu způsob převodu obvodu pro logickou funkci negovaného součtu $(\overline{A + B})$ na zapojení, opírající se o využití obvodů pro realizaci logické funkce negovaného součinu $(\overline{A \cdot B})$. Pro tento převod provedu následující úpravy:

$$\overline{\overline{A + B}} = \overline{\overline{A \cdot B}} = \overline{\overline{\overline{A \cdot B}}}$$

K negaci mohou použít tři invertory nebo tři dvojevstupová hradla NAND a negovaný součin provést čtvrtým hradlem NAND (obr. 4).

Kromě základních logických obvodů se používají v číslicových zařízeních klopné obvody, které mají tu vlastnost, že zachovávají informaci o podmínkách na vstupu.

Dostane-li klopný obvod instrukci, aby přešel do stavu odpovídajícímu logické jedničce, splní obvod tuto instrukci a setrvává v tomto stavu do doby, než dostane instrukci, že má přejít do stavu odpovídajícímu logické nule; klopný obvod setrvává v tomto novém stavu opět tak dlouho, než dostane další informaci ke změně stavu.


Každý klopný obvod je vybaven výstupem, označovaným nejčastěji písmenem Q a doplňkovým výstupem, označovaným písmenem \overline{Q} ; výstup \overline{Q} je ve stavu logické jedničky, je-li výstup Q ve stavu logické nuly a naopak. Z uvedeného vyplývá, že výstup může mít tedy dva stavy. Ze znalosti stavu na jednom z výstupů lze určit i stav druhého výstupu. K popisu stavů výstupů klopného obvodu se používá pro zjednodušení tzv. pravdivostní tabulka (tab. 2).

Tab. 2. Stav klopného obvodu

Výstupy		Stav obvodu
Q	\overline{Q}	
1	0	1
0	1	0

V číslicových přístrojích a zařízeních se vyskytuje celá řada různých klopných obvodů, které lze z hlediska jejich funkce rozdělit do několika základních skupin.


Nejjednodušším klopným obvodem je klopný obvod typu R-S. Má vstup R (Reset) a vstup S (Set) a dva výstupy Q a \overline{Q} . Zahraniční výrobci (jak součástek, tak finálních výrobků) používají pro kreslení symbolů klopných obvodů metodiku, vyjádřenou normou USA MIL-STD-806B. V souladu s touto metodikou se používá ke kreslení klopného obvodu typu R-S symbol podle obr. 5. Symbol



Obr. 5. Symbol pro klopný obvod R-S

obvodu je vyjádřen obdélníkem a vývody s písmenovými znaky. Přejde-li na vstup S impuls s úrovní logické nuly a je-li na vstupu R přítomen impuls s úrovní logické jedničky, nastaví se klopný obvod do stavu logické jedničky ($Q = 1$) a setrvá

Obr. 4. Realizace logické funkce dvou-vstupového negovaného součtu dvou-vstupovými obvody NAND (MH7400)



v něm i tehdy, bude-li na vstupu S opět signál o úrovni logické jedničky. Přivedeme-li na vstup R signál o úrovni logické jedničky, nastaví se klopný obvod do stavu logické nuly ($Q = 0$) a setrvá v tomto stavu i tehdy, obnoví-li se na vstupu R úroveň logické jedničky. Charakteristickou vlastností obvodu typu R-S je, že nemá definován stav výstupu, přivede-li se impuls o úrovni logické nuly na oba vstupy současně.


Předcházející úvahu lze vyjádřit rozšířenou pravdivostní tabulkou (tab. 3),

Tab. 3. Pravdivostní tabulka klopného obvodu R-S (postaveného z obvodů NAND)

Počáteční stav		Vstupní informace		Výsledný stav	
Q	\bar{Q}	R	S	Q	\bar{Q}
0	1	0	0	není definován	
0	1	1	0	1	0
0	1	0	1	0	1
0	1	1	1	0	1
1	0	0	0	není definován	
1	0	1	0	1	0
1	0	0	1	0	1
1	0	1	1	1	0

v níž je vyjádřena závislost stavu výstupů pro čtyři případy podmínek na vstupech a pro dva případy počátečních stavů výstupů. Počátečním stavem výstupů se pak rozumí stav výstupů před přivedením vstupních signálů.

Popisovaný klopný obvod lze sestavit ze dvou logických obvodů se dvěma vstupy k realizaci negovaného součinu (obr. 6). Předpokládejme, že je klopný obvod zprvu ve stavu logické nuly a že se na vstup S přivede signál s úrovní logické nuly (vstup R je připojen na signál s úrovní logické jedničky). Na vstupech logického obvodu A je přítomen jednak



Obr. 6. Zapojení klopného obvodu R-S z obvodů NAND

signál $S = 0$ a jednak signál $\bar{Q} = 1$. Při použití operace NAND se objeví na výstupu Q signál s úrovní logické jedničky a na výstupu \bar{Q} signál s úrovní logické nuly. Důsledkem celé operace je, že klopný obvod přejde do stavu logické jedničky ($Q = 1$).


Přejde-li nyní vstup S na úroveň logické jedničky, bude druhý vstup obvodu A na úrovni logické nuly – na výstupu se tedy zachová stav $Q = 1$. Oba vstupy obvodu B mají vstupy na úrovni logické jedničky a výstup \bar{Q} zůstane na úrovni logické nuly.

Oba logické obvody se vlivem křížové vazby udržují v nastaveném stavu. Ten zůstane zachován, pokud se nezmění podmínky na vstupech.

Obdobně lze sledovat chování klopného obvodu pro všechny případy, kdy je definován stav výstupu.

Je-li připojen signál s úrovní logické nuly na oba vstupy R-S současně, budou mít oba výstupy po dobu trvání těchto vstupních podmínek úroveň logické nuly. Přestanou-li působit na obou vstupech napětí s úrovní logické nuly současně, přejde klopný obvod do neurčitého stavu. Jinak řečeno, klopný obvod může přejít do stavu jak $Q = 0$, tak $Q = 1$. Při aplikaci klopného obvodu typu R-S je třeba zamezit vhodnou úpravou zapojení logického řetězu před klopným obvodem tomu, aby se na oba vstupy dostal signál s úrovní logické nuly současně.

Ve většině číslicových přístrojů a zařízení se používají klopné obvody, které přebírají informace v určitých, přesně definovaných časových intervalech. Jinak řečeno, tyto klopné obvody změny svůj




Obr. 7. Symbol pro klopný obvod R-S-T

stav, jsou-li ovládány ze zdroje impulsů, jemuž se v některých případech říká generátor hodinových (taktovacích) impulsů. Nejjednodušším klopným obvodem, který je vybaven vstupem pro řízení hodinovými impulsy, je klopný obvod typu R-S-T. Symbol tohoto klopného obvodu (obr. 7) má přímou souvislost se symbolem klopného obvodu typu R-S (navíc je pouze vstup pro hodinové impulsy). Klopný obvod typu R-S-T lze též realizovat přidáním dvou obvodů NAND ke klopnému obvodu typu R-S (obr. 8). Jednu část zapojení tvoří pak klopný obvod typu R-S a druhou částí je řídicí obvod, který lze ovládat hodinovými impulsy.

Je-li např. na vstupu R signál s úrovní logické nuly a na vstupech S a T signál s úrovní logické jedničky, je na výstupu hradla C úroveň logické nuly a na výstupu hradla D úroveň logické jedničky. Impulzy z hradel C a D se nastaví výstup klopného obvodu typu R-S do stavu $Q = 1$.

Je-li na vstupu S úroveň logické nuly a na vstupech R a T úroveň logické jedničky, nastaví se obdobně na výstupu Q úroveň logické nuly ($Q = 0$).



Obr. 8. Zapojení klopného obvodu R-S-T z obvodů NAND

I u obvodu typu R-S-T může dojít k neurčitému stavu výstupů Q a \bar{Q} . Tato situace nastane, budou-li na vstupech R, S a T impulsy o úrovni logické jedničky současně. Tehdy se nastaví výstupy z hradel C a D na úroveň logické nuly a oba výstupy Q a \bar{Q} budou mít dočasně úroveň logické jedničky. Po skončení hodinového impulsu se nastaví výstup obvodu zcela nahodile do jednoho z možných stavů.

Pokud je na vstupy R a S přiložen signál s úrovní logické nuly, nedojde (ani za přítomnosti hodinového impulsu) ke změně stavu výstupů Q a \bar{Q} .


Funkci klopného obvodu R-S-T lze též popsat pravdivostní tabulkou (tab. 4).

Tab. 4. Pravdivostní tabulka klopného obvodu R-S-T (postaveného z obvodů NAND)

Počáteční stav		Vstupní impedance		Stav po ukončení hodinového impulsu	
Q	\bar{Q}	S	R	Q	\bar{Q}
0	1	0	0	0	1
0	1	0	1	0	1
0	1	1	0	1	0
0	1	1	1	není definován	
1	0	0	0	1	0
1	0	0	1	0	1
1	0	1	0	1	0
1	0	1	1	není definován	

Pokud se vytváří klopný obvod typu R-S-T z logických obvodů typu MH7400 nebo z jiných obvodů řady MH74 n. p. Tesla Rožnov, dochází k přenosu informací ze vstupů R a S na výstupy Q a \bar{Q} při náběžné hraně hodinového impulsu.


Dalším klopným obvodem, jenž se často používá jako tzv. řízená paměť v zobrazovacích číslicových systémech, je klopný obvod typu D. Tento klopný ob-



Obr. 9. Symbol pro klopný obvod D

vod vznikne rozšířením klopného obvodu typu R-S o další hradla. Proto se vžil k jeho zobrazení používání symbolu podle obr. 9. Zvláštností klopného obvodu typu D je, že je vybaven (kromě vstupů pro hodinové impulsy) jen jedním vstupem pro příjem informací. Tím se zajistí, že u tohoto obvodu nemůže dojít k neurčitým stavům. Informace, přítomná na vstupu D před začátkem a během trvání hodinového impulsu, se převádí na výstup Q po celou dobu působení hodinového impulsu.

Příkladem realizace klopného obvodu typu D je zapojení na obr. 10. Základní



Obr. 10. Zapojení klopného obvodu D z obvodů NAND

část zapojení tvoří klopný obvod typu R-S, který je doplněn dvěma hradly (k realizaci negovaných součinů se dvěma vstupy). Analogicky (jako u předchozích typů klopných obvodů) je možno popsat funkci klopného obvodu typu D pravdivostní tabulkou (tab. 5). Je-li na vstupu D úroveň logické jedničky, bude za přítomnosti hodinového impulsu na vstupu T (přítomnost hodinového impulsu je definována úrovní logické jedničky) na výstupu obvodu C úroveň logické nuly a na výstupu obvodu D úroveň logické jed-

Tab. 5. Pravdivostní tabulka klopného obvodu D (postaveného z obvodů NAND)


Počáteční stav		Vstupní informace	Stav po ukončení hodinového impulsu	
Q	\bar{Q}	D	Q	\bar{Q}
0	1	0	0	1
1	0	0	0	1
0	1	1	1	0
1	0	1	1	0

ničky. Na vstupech klopného obvodu typu R-S jsou informace $S = 0$ a $R = 1$ a na výstupech budou proto úrovně $Q = 1$ a $\bar{Q} = 0$. Stav výstupu klopného obvodu se tedy změní a bude mít úroveň logické jedničky.

Je-li na vstupu D úroveň logické nuly, je pak za přítomnosti hodinového impulsu na výstupu z obvodu D úroveň logické nuly. Výstup klopného obvodu se nastaví do stavu $Q = 0$.

Jakmile skončí hodinový impuls, objeví se (bez ohledu na informace na vstupu D) na výstupech obvodů C a D úroveň logické jedničky. Jak vyplývá z pravdivostní tabulky klopného obvodu typu R-S, zůstane zachován původní stav klopného obvodu, jsou-li na vstupech R a S úrovně logické jedničky.

Méně často se používá klopný obvod typu T. Proto se budeme zabývat tímto obvodem jen stručně. Klopný obvod typu T se značí symbolem na obr. 11. Tento obvod je pamětovým prvkem s jedním vstupem. Obvod mění svůj stav




Obr. 11. Symbol pro klopný obvod T

v závislosti na hodinovém impulsu. Je-li na jeho vstup přiveden hodinový impuls, dojde ke změně stavu výstupu. Pokud je však na vstupu T úroveň logické nuly, ke změně stavu výstupu nedojde. Funkci klopného obvodu lze též definovat pravdivostní tabulkou (tab. 6).

Tab. 6. Pravdivostní tabulka klopného obvodu T

Počáteční podmínky		Vstupní impedance	Stav po ukončení hodinového impulsu	
Q	\bar{Q}	T	Q	\bar{Q}
1	0	0	1	0
0	1	0	0	1
1	0	1	0	1
0	1	1	1	0

Posledním funkčním paměťovým obvodem, o němž se zmíním, je klopný obvod typu J-K. Symbol tohoto klopného obvodu je na obr. 12. Mezi základní vlast-



Obr. 12. Symbol pro klopný obvod J-K


ností tohoto obvodu patří, že hodinový impuls nezpůsobí změnu stavu jeho výstupu, pokud na vstupech J a K nebyla úroveň logické jedničky před příchodem hodinového impulsu. Naopak, je-li na vstupy J a K přiložen signál s úrovní logické jedničky, změní po příchodu hodinového impulsu klopný obvod stav výstupu (stejná funkce jako u klopného obvodu typu T). Má-li tedy před příchodem hodinového impulsu výstup Q úroveň logické jedničky, bude mít po příchodu hodinového impulsu úroveň logické

nuly. Typickou vlastností klopného obvodu J-K je, že u něho nemůže dojít k nedefinovanému stavu výstupu. Funkci klopného obvodu typu J-K je možno vyjádřit pravdivostní tabulkou (tab. 7).

Tab. 7. Pravdivostní tabulka klopného obvodu J-K

Počáteční podmínky		Vstupní informace		Stav po ukončení hodinového impulsu	
Q	\bar{Q}	J	K	Q	\bar{Q}
0	1	0	0	0	1
1	0	0	1	0	1
0	1	1	0	1	0
0	1	1	1	1	0
1	0	0	0	1	0
1	0	0	1	0	1
1	0	1	0	1	0
1	0	1	0	1	0

U většiny klopných obvodů je obvykle zajištěno, že lze nastavit stav výstupu Q na vhodný počáteční stav. Proto se používá tzv. „mazací“ vstup C, při jehož vybavení se výstup Q nastaví do stavu $Q = 0$ a „nahazovací“ vstup P, při jehož



Obr. 13. Symbol pro klopný obvod J-K s mazacím (C) a nahazovacím (nastavovacím) (P) vstupem

vybavení se výstup Q nastaví do stavu $Q = 1$.

Příklad symbolu klopného obvodu typu J-K, který je opatřen vstupy J, K, T, P a C, je na obr. 13. Symbol je rozšířen o vstupy P a C, jinak je stejný jako na obr. 12. Obdobně je možno doplnit i symboly pro klopný obvod typu R-S, klopný obvod typu R-S-T, klopný obvod typu D a klopný obvod typu T.

Při tomto základním rozdělení nebylo možno postihnout různé způsoby konstrukčních řešení obvodů, které realizují logickou funkci nebo paměťovou funkci. Např. klopné obvody J-K je možno z hlediska řízení dělit na dva základní druhy. Jednak na klopné obvody řízené naběžnou hranou hodinového impulsu a na klopné obvody J-K, řízené sestupnou (zápornou) hranou hodinového impulsu.

Díky velkému rozmachu monolitické technologie stávají se dnes základními funkčními obvody v konstrukci číslicových zařízení i velmi složité funkční celky. Pro monolitické obvody z většího počtu dílčích hradel nebo klopných obvodů se dnes ve světě ustálila zkratka MSI (Middle Scale Integration) a zkratka LSI (Large Scale Integration). V češtině se pro tyto dvě kategorie obvodů vžilo použití názvů soustavy se střední složitostí (MSI) a soustavy s velkou složitostí (LSI).

V zahraničí jsou dnes již dostupné různé druhy dekodérů, které slouží k převodu z jednoho kódu do druhého. Např. jsou to převodníky z binárně kódovaného dekadického čísla do dekadického tvaru nebo do sedmičkového tvaru nebo do Grayova kódu apod.

Rychle se rozšiřuje používání monolitických paměťových soustav včetně speciálních druhů jako jsou paměti ROM a RAM. Monolitické paměti se používají jako operační paměti i jako paměti pro mikroprogramy a pro další účely.

Často se vyskytující potřeba řešení aritmetických operací se uspokojuje monolitickými aritmetickými funkčními obvody jako jsou sčítačky, obvody pro realizaci exkluzivního součtu apod.

Pro čítání a dělení se v zahraničí vyrábí bohatý sortiment jednosměrných i reverzibilních čítačů, které pracují jak s binárním, tak i dekadickým dělením.

Pro funkci operačních pamětí, pro převod sériového kódu na paralelní a obráceně, pro funkci zpožďovacích členů apod. je k dispozici široký sortiment posuvných registrů.

Rovněž se vyrábějí různé binární komparátory, generátory parity, selektory, multiplexy apod.


Všechny tyto funkční celky jsou dostupné jako samostatné funkční bloky. Možnost použití monolitických soustav v konstrukci číslicových přístrojů a zařízení zvyšuje spolehlivost, zmenšuje pracnost návrhu a montáže zařízení a v neposlední řadě má přímý dopad i na nižší výrobní náklady a prodejní ceny zařízení. Blíže se seznámíme s vlastnostmi a aplikačními možnostmi těchto soustav v části o výrobním programu fy Texas Instruments a v části věnované aplikacím číslicových obvodů s vazbou TTL.

Číslicové integrované obvody n. p. Tesla Rožnov

Během posledních čtyř let, kdy je v n. p. Tesla Rožnov rozvíjen program číslicových obvodů s vazbou TTL, byla zde zahájena výroba typových řad MH74, MH84 a MH54, které se budou dále rozšiřovat a doplňovat o nové typy obvodů. Kromě typové řady MH74 pro teplotní rozsah 0 až +70 °C se vyrábí řada MH84 pro teplotní rozsah -25 až +80 °C a řada MH54 pro teplotní rozsah -55 až +125 °C. Všechny tři typové řady mají stejné obvody s pouzdrém „Dual in Line“ se čtrnácti až šestnácti vývody.

Asi do konce roku 1970 se používaly u řady pro teplotní rozsah 0 až +70 °C jiné typové znaky než v současné době. Výrobce přešel na obdobné značení, jako používá firma Texas Instruments a jiní výrobci. Přeznačení bylo provedeno následujícím způsobem: MH7400 dříve MHA111, MH7410 dříve MHB111, MH7420 dříve MHC111, MH7430 dříve MHD111, MH7440 dříve MHE111, MH7450 dříve MHF111, MH7453 dříve MHG111, MH7460 dříve MYA111, MH7472 dříve MJA111, MH7474 dříve MJB111. Obvody, které se začaly vyrábět

Obr. 14. Číslicové monolitické obvody Tesla a Texas Instruments v pouzdrách z plastických hmot v provedení „Dual in Line“



v r. 1971, se dodávají již s novým značením.


Na obr. 14 jsou fotografie číslicových monolitických obvodů Tesla a Texas Instruments. Konstrukční rozměry pouzdra se čtrnácti vývody „Dual in Line“ jsou na obr. 15 a pouzdra se šestnácti vývody na obr. 16. Obvody řady MH74 jsou přímým ekvivalentem obvodů řady SN74N fy Texas Instruments, obvody řady MH84 mají přímé ekvivalenty v řadě SN84 fy Texas Instruments a ob-

vody řady MH54 mají ekvivalenty v řadě SN54N.

Nyní uvedeme přehled typů číslicových obvodů Tesla se stručnou charakteristikou obvodu a obrázkem zapojení a orientace vývodů z pouzdra.



MH7400 (MH8400, MH5400)

Obvod obsahuje čtveřici dvouvstupových pozitivních hradel s vazbou TTL pro realizaci logické funkce negovaného




Obr. 15. Konstrukční rozměry pouzdra „Dual in Line“ se čtrnácti vývody (Tesla)

Obr. 16. Konstrukční rozměry pouzdra „Dual in Line“ se šestnácti vývody (Tesla)



Obr. 17. Zapojení a orientace vývodů pouzdra u typu MH7400 (MH8400, MH5400)



Obr. 18. Zapojení a orientace vývodů pouzdra u typu MH7403 (MH8403, MH5403)


součinu. Starší značení MHA111. Zapojení a orientace vývodů pouzdra je na obr. 17.

MH7403 (MH8403, MH5403)

Obvod obsahuje čtveřici dvouvstupových pozitivních hradel s vazbou TTL s otevřeným kolektorem výstupního tranzistoru pro realizaci logické funkce negovaného součinu. Zapojení a orientace vývodů pouzdra je na obr. 18.

MH7410 (MH8410, MH5410)


Obvod obsahuje trojici trojvstupových pozitivních hradel s vazbou TTL pro realizaci logické funkce negovaného součinu. Starší značení MHB111. Zapojení a orientace vývodů je na obr. 19.



Obr. 19. Zapojení a orientace vývodů pouzdra u typu MH7410 (MH8410, MH5410)

MH7420 (MH8420, MH5420)

Obvod obsahuje dvojici čtyřvstupových pozitivních hradel s vazbou TTL pro realizaci logické funkce negovaného součinu. Starší značení MHC111. Zapojení a orientace vývodů pouzdra je na obr. 20.




$$X = \overline{A \cdot B \cdot C \cdot D}$$

Obr. 20. Zapojení a orientace vývodů pouzdra u typu MH7420 (MH8420, MH5420)

MH7430 (MH8430, MH5430)

Obvod obsahuje osmivstupové pozitivní hradlo s vazbou TTL pro realizaci logické funkce negovaného součinu. Starší značení MHD111. Zapojení a orientace vývodů pouzdra je na obr. 21.




$$X = \overline{A \cdot B \cdot C \cdot D \cdot E \cdot F \cdot G \cdot H}$$

Obr. 21. Zapojení a orientace vývodů pouzdra u typu MH7430 (MH8430, MH5430)

MH7440 (MH8440, MH5440)

Obvod obsahuje dvojici čtyřvstupových výkonových hradel s vazbou TTL

pro realizaci logické funkce negovaného součinu. Starší značení MHE111. Zapojení a orientace vývodů pouzdra je na obr. 22.




$$X = \overline{A \cdot B \cdot C \cdot D}$$

Obr. 22. Zapojení a orientace vývodů pouzdra u typu MH7440 (MH8440, MH5440)

MH7450 (MH8450, MH5450)

Obvod obsahuje hradlo s vazbou TTL pro realizaci logické funkce exkluzivního součtu. Starší značení MHF111. Zapojení a orientace vývodů je na obr. 23.



$$X_1 = \overline{(A_1 \cdot B_1) + (C_1 \cdot D_1)} \cdot Y$$


$$X_2 = \overline{(A_2 \cdot B_2) + (C_2 \cdot D_2)}$$

Obr. 23. Zapojení a orientace vývodů pouzdra u typu MH7450 (MH8450, MH5450)

MH7453 (MH8453) MH5453,

Obvod obsahuje hradlo s vazbou TTL pro realizaci kombinované logické funkce součin-součet-negace. Starší značení

MHG111. Zapojení a orientace vývodů pouzdra je na obr. 24.




$$X = (A.B) + (C.D) + (E.F) + (G.H) + Y$$

Obr. 24. Zapojení a orientace vývodů pouzdra u typu MH7453 (MH8453, MH5453)

MH7460 (MH8460, MH5460)

Obvod obsahuje dvojici čtyřvstupových expanderů určených pro připojení k obvodům MH7450, MH7453. Starší značení MYA111. Zapojení a orientace vývodů pouzdra je na obr. 25.



$$X = A B C D$$


$$\bar{X} = A B C D$$

Obr. 25. Zapojení a orientace vývodů pouzdra u typu MH7460 (MH8460, MH5460)

MH7472 (MH8472, MH5472)

Obvod obsahuje klopný obvod J-K pracující na principu „Master Slave“ a spouštěný tylovou hranou hodinového


impulsu. Starší značení MJA111. Zapojení a orientace vývodů pouzdra je na obr. 26.



Obr. 26. Zapojení a orientace vývodů pouzdra u typu MH7472 (MH8472, MH5472)

MH7474 (MH8474, MH5474)

Obvod obsahuje dvojici klopných obvodů D, spouštěných náběžnou hranou hodinového impulsu. Starší značení MJB111. Zapojení a orientace vývodů pouzdra je na obr. 27.




Obr. 27. Zapojení a orientace vývodů pouzdra u typu MH7474 (MH8474, MH5474)

MH7475 (MH8475, MH5475)

Obvod obsahuje dvě dvojice klopných obvodů D, spouštěných náběžnou hranou


a po celou dobu trvání hodinového impulsu. Zapojení a orientace vývodů pouzdra je na obr. 28.



Obr. 28. Zapojení a orientace vývodů pouzdra u typu MH7475 (MH8475, MH5475)

MH7490 (MH8490, MH5490)


Obvod obsahuje čtyřbitový desítkový čítač s možností programovat dělení dvěma, pěti nebo deseti. Zapojení a orientace vývodů pouzdra je na obr. 29.



Obr. 29. Zapojení a orientace vývodů pouzdra u typu MH7490 (MH8490, MH5490)

MH7493 (MH8493, MH5493)

Obvod obsahuje čtyřbitový dvojkový čítač s možností programovat dělení dvěma, čtyřmi, osmi nebo šestnácti. Zapojení a orientace vývodů pouzdra je na obr. 30.



Obr. 30. Zapojení a orientace vývodů pouzdra u typu MH7493 (MH8493, MH5493)

V tab. 8 je uveden přehled hlavních statických a dynamických parametrů všech tří řad číslicových obvodů Tesla.

Při studiu zahraniční literatury narazíme často na různá zapojení s číslicovými obvody s vazbou TTL. Pokud nemáme katalogy výrobců, je obvykle velmi těžké orientovat se v zapojení a případně je převést na tuzemskou součástkovou základnu. Pro usnadnění práce čtenářů, kteří se dostanou do styku se zahraniční firemní literaturou nebo s časopisy, jsem z katalogů předních zahraničních výrobců sestavil tabulku obvodů, které jsou přímými ekvivalenty číslicových obvodů Tesla (řady MH74). Přehled zahraničních ekvivalentů je v tab. 9.

Funkční principy číslicových obvodů s vazbou TTL

Asi koncem roku 1962 byly ve výzkumných laboratořích americké firmy Pacific Semiconductors vyvinuty první vzorky základních číslicových obvodů s vazbou TTL. Objev tranzistoru s více emitory má patentován firma Fairchild. Technologického propracování obvodů s vazbou TTL se ujala potom firma Texas Instruments, která během roku 1965 až 66 uvedla na trh první generaci typové řady SN54. Jednalo se o osm typů obvodů, sedm hradel a jeden klopný obvod J-K s kapacitním řízením. Tyto obvody se pro svoji jednoduchost řadí do kategorie SSI (Small Scale Integration). První obvody s vazbou



Tab. 8. Přehled hlavních statických a dynamických parametrů řady MH74, MH84, MH54

Typ	Druh	Logická funkce (pozitivní logika)	Základní technické údaje řady	MH74	MH84	MH54
MHA111, MH8400, MH5400 (MH7400)	čtveřice dvou vstupových pozitivních hradel NAND	$Y = \overline{A \cdot B}$	Napětí zdroje U_{CC} [V] max. Napětí vstupů U_{Vst} [V] max.	+7 +5,5	+7 +5,5	+7 +5,5
MHB111, MH8410, MH5410 (MH7410)	trojice tří vstupových po- zitivních hradel NAND	$Y = \overline{A \cdot B \cdot C}$	Doporučené pracovní napětí U_{CC} [V]	4,75 až 5,25	4,75 až 5,25	4,5 až 5,5
MHC111, MH8420, MH5420 (MH7420)	dvojice čtyř vstupových pozitivních hradel NAND	$Y = \overline{A \cdot B \cdot C \cdot D}$	Rozsah pracovních teplot T_a [°C]	0 až +70	-25 až +85	-55 až +125
MHD111, MH8430, MH5430 (MH7430)	osmivstupové pozitivní hradlo NAND	$Y = \overline{A \cdot B \cdot C \cdot D \cdot E \cdot F \cdot G \cdot H}$				
MHE111, MH8440, MH5440 (MH7440)	dvojice čtyř vstupových pozitivních výkonových hradel NAND	$Y = \overline{A \cdot B \cdot C \cdot D}$	Typický ztrátový výkon P [mW]	10 (hradlo)		
MHF111, MH8450, MH5450 (MH7450)	dvojitě hradlo AND-OR- -INVERT s možností rozšíření ex- panderem	$Y = \overline{(AB + (CD) + X)}$	Typická doba zpoždění signálu t_{pd} [ns]	25 (výkonové hradlo) 60 klopný obvod 13 hradlo		
MHG111, MH8453, MH5453 (MH7453)	pozitivní rozšířitelné hrad- lo AND-OR-INVERT	$Y = \overline{(AB) + (CD) + (EF) + (GH) + X}$	Typická šumová imunita [V]	1		
MJA111, MH8472, MH5472 (MH7472)	dvoučinný bistabilní ob- vod J-K		Logický zisk N	10		
MJB111, MH8474, MH5474 (MH7474)	dvojitě bistabilní klopný obvod D		Pouzdro	30 (výkonové hradlo) Dual in Line se 14 vývo- dy - plastická hmota		
MYA111, MH8460, MH5460 (MH7460)	dvojice čtyř vstupových expanderů pro rozšíření hradel MHF111, MHG111 popř. MH5450, MH5453	$X = A \cdot B \cdot C \cdot D$				



Tab. 9. Přehled zahraničních ekvivalentů řady MH74 Tesla

Tesla	Ferranti	Fair-child	Motorola	National Sem.	Philips	Raytheon	Sesocem	Signetics	Siemens	Sylvania	Sprague	Texas Instr.	Transitron
MH7400	ZN7400E	9N00	MC7400P	DM8000N	FJH131	RG141P	SFC400E	N7400A	FLH101	SG142-P	USN7400A	SN7400N	TG7400E
MH7403	ZN7403E	—	MC7403P	DM8003N	FJH291	—	SFC403E	N7403A	FLH201	—	USN7403A	SN7403N	TG403E
MH7410	ZN7410E	9N10	MC7410P	DM8010N	FJH121	RG190P	SFC410E	N7410A	FLH111	SG192-P	USN7410A	SN7410N	TG7410E
MH7420	ZN7420E	9N20	MC7420P	DM8020N	FJH111	RG41P	SFC420E	N7420A	FLH121	SG40-P	USN7420A	SN7420N	TG7420E
MH7430	ZN7430E	9N30	MC7430P	DM8030N	FJH101	RG62P	SFC430E	N7430A	FLH131	—	USN7430A	SN7430N	TG7430E
MH7440	ZN7440E	9N40	MC7440P	DM8040N	FJH141	—	SFC440E	N7440A	FLH141	SG130-P	USN7440A	SN7440N	TG7440E
MH7450	ZN7450E	9N50	MC7450P	DM8050N	FJH151	—	SFC450E	N7450A	FLH151	SG72-P	USN7450A	SN7450N	TG7450E
MH7453	ZN7453E	9N53	MC7453P	DM8053N	FJH171	—	SFC453E	N7453A	FLH171	SG-50P	USN7453A	SN7453N	TG7453E
MH7460	ZN7460E	9N60	MC7460P	DM8060N	FJY101	RG182P	SFC460E	N7460A	FLY101	SG182-P	USN7460A	SN7460N	TG7460E
MH7472	ZN7472E	9N72	MC7472P	DM8072N	FJJ111	—	SFC472E	N7472A	FLJ111	—	USN7472A	SN7472N	TF7472E
MH7474	ZN7474E	9N74	MC7474P	DM8570N	FJJ131	—	SFC474E	N7474A	FLJ141	—	USN7474A	SN7474N	TF7474E
MH7475	ZN7475E	9375	MC7475P	DM8550N	FJJ181	—	SFC475E	N7475A	FLJ151	—	USN7475B	SN7475N	TF7475E
MH7490	ZN7490E	9390	MC7490P	DM8530N	FJJ141	—	SFC490E	N8280A	FLJ161	SM90	USN7490A	SN7490N	TC7490E
MH7493	ZN7493E	9393	MC7493P	DM8533N	FJJ211	—	—	N8281A	—	—	USN7493A	SN7493N	TC7493E

Obr. 31. Objímky
 fy Augat pro pouzdra
 „Dual in Line“



TTL měly velmi příznivé ohlasy u aplikátorů a začaly postupně nahrazovat v aplikacích číslicové obvody jiného provedení, především číslicové obvody s diodovou vazbou. Firma Texas Instruments přidala k původní řadě SN54 (plochá keramická pouzdra, teplotní rozsah -55 až $+125$ °C) další řady, lišící se v teplotním rozsahu a v konstrukci pouzdra. Značně se rozšířilo použití pouzder typu „Dual in Line“ z plastické hmoty, která jsou výrobně jednoduchá a velmi vhodná pro montáž do plošných spojů. Pro tato pouzdra byly vyvinuty různé druhy objímek, které umožňují připojení obvodů bez pájení (při vývojových pracích). Ukázky zahraničních objímek (firmy Augat) jsou na obr. 31 a tuzemských objímek Tesla jsou na



▲
 Obr. 32. Objímky
 Tesla pro pouzdra
 „Dual in Line“


Obr. 33. Deska se
 soustavou objímek,
 používaná pro ově-
 řování navržených
 sestav s integrova-
 nými obvody

obr. 32. Příklad desky se sestavou objímek a integrovaných obvodů, používané při návrhu a ověřování funkce nových zařízení je na obr. 33.


Kromě základních řad SN54, SN84, SN54J, SN84J, SN84N, SN74N byly u firmy Texas Instruments vyvinuty ještě typové řady s vazbou TTL pro větší rychlosti (SN54H, SN74H) a pro menší rychlosti (SN54L, SN74L).

V současné době je např. u řady SN74N sortiment asi 110 různých typů obvodů a v řadách SN74H a SN74L asi 70 typů obvodů. Také ostatní přední světoví výrobci jako americké firmy Fairchild, National Semiconductors, Sylvania, Motorola adpod. a evropské firmy Philips, Ferranti, Siemens, Sescosem a další začaly postupně do svého výrobního programu zavádět číslicové obvody s vazbou TTL.

Např. firma Fairchild, která asi do r. 1968 původně obvody s vazbou TTL nerozvíjela, má v současné době tři typové řady; řadu 9N (obdoba SN54, SN74); řadu 9L (obdoba SN54L, SN74L) a řadu 9H (obdoba SN54H, SN74H). Tyto řady obsahují asi 170 typových představitelů a vyrábějí se pro rozsah teplot -55 až $+125$ °C. Většina typů obvodů je u různých výrobců stejná. Někteří výrobci mají však navíc ve svém výrobním programu obvody, které jsou jejich původním řešením. Např. firma Fairchild vyrábí obvod typu 4102 – asociativní paměť s kapacitou čtyř čtyřbitových slov. Tato paměť umožňuje (kromě vlastní paměťové funkce) provádět i některé logické operace, jako jsou např. shodnost mezi obsahem a informací připojenou ke vstupu.



Obr. 34. Základní zapojení obvodu z řady MH74 (MH84, MH54) pro realizaci funkce NAND




Obr. 35. Zapojení obvodu, u něhož je alespoň jeden vstup připojen na úroveň „0“

Základem číslicových obvodů řady MH74 (SN74N) je zapojení hradla podle obr. 34, realizující logickou funkci negovaného součinu (podle potřeby se počet vstupních emitorů rozšiřuje až na osm). Vstupní emitory spolu s kolektorovým přechodem tranzistoru T_1 slouží k realizaci logického součinu. Oproti klasickému staršímu provedení s diodami mají vstupní emitory velmi malou kapacitu, pracují jako velmi rychlé spínací diody. Kolektorový přechod pracuje ve funkci nábojové a imunizační diody, přes kterou je možno odvést náboj z kolektorového přechodu uzavíraného tranzistoru T_2 a tak zkrátit dobu zavření tohoto tranzistoru. Tranzistor T_2 slouží pro vytvoření dvou napětí pro řízení koncového stupně v zapojení tzv. „totem pole“ s tranzistory T_3 a T_4 . U novějších typů obvodů řady MH74 budou vstupy doplněny omezovacími diodami D_2 a D_3 , které zabraňují tomu, aby případné záporné napětí (vytvořené odrazem na nepřizpůsobeném vedení) nepřesáhlo asi $-0,6$ V.

Nyní vysvětlíme poměry v obvodu při stavu, kdy je alespoň na jeden ze vstupů připojeno napětí úrovně logické nuly a při stavu, kdy jsou všechny vstupy na úrovni logické jedničky.

Je-li alespoň jeden ze vstupních emitorů připojen na úroveň logické nuly (0 až 0,8 V), pracuje tranzistor T_1 v normálním režimu, kdy je emitorový přechod zapojen v propustném směru. Proud přes odpor R_1 se uzavírá přes emitorový přechod tranzistoru T_1 (obr. 35). Tranzistor T_1 se udržuje v saturaci, na kolektoru je virtuální napětí, které je asi 1 V a tranzistory T_2 a T_4 jsou uzavřeny. Báze tranzistoru



Obr. 36. Zapojení obvodu, kde jsou všechny vstupy připojeny na úroveň „1“

T_3 je přes odpor R_2 připojena na plné napájecí napětí a tranzistor T_3 je otevřen. Na výstupu je úroveň napětí logické jedničky 2,4 V (saturační napětí tranzistoru T_3 je asi 2 V a úbytek na diodě D_1 je asi 0,6 V).


V druhém případě (obr. 36), kdy jsou všechny vstupy připojeny na úroveň napětí logické jedničky (2 až 5 V), pracuje tranzistor s více emitory v inverzním režimu. V tomto případě je zaměněna funkce emitorů s funkcí kolektorů. Vlivem inverzního zesilovacího činitele zatěžuje každý emitor zdroj logické jedničky proudem asi $40 \mu\text{A}$. Na emitorové přechody tranzistorů T_2 a T_4 je nyní připojeno napětí v propustném směru. Napětí na kolektoru tranzistoru T_2 se zmenší a uzavře tranzistor T_3 . K zabezpečení dokonalého uzavření tranzistoru T_3 slouží dioda D_1 . Napětí na výstupu se zmenší až na velikost saturačního napětí tranzistoru T_4 . Toto saturační napětí určuje úroveň napětí výstupní logické jedničky. Výrobce zaručuje, že při maximálním zatěžovacím proudu do výstupu 16 mA nepřesáhne úroveň napětí výstupní logické nuly 0,4 V.


Výrobce doporučuje při specifikaci parametrů napájecí napětí +5 V s mezemi 4,25 V a 5,75 V (u řad MH74). Jako maximálně přípustné napájecí napětí se udává 7 V. Z experimentů je však ověřeno, že obvody snesou napájení i větším napětím (např. až 12 V). Zvětšuje se sice výkonová ztráta, ale pokud pracovní teplota funkční polovodičové destičky nebude vyšší než povolená (asi 100°C u MH74 a 150°C u MH54), nedojde ke zničení obvodů. Podstatně přísnější je omezení co do ma-

ximálního napětí na vstupech. Výrobce udává horní mez napětí na vstupech 5,5 V. Jestliže je např. jeden z emitorů připojen na zem a druhý emitor na kladné napětí, pracuje druhý emitorový přechod s napětím v závěrném směru. Emitorový přechod s napětím v závěrném směru má charakteristiku jako Zenerova dioda s průrazným napětím asi 6 V. Pokud by nebyl omezen vstupní proud, pak by při překročení Zenerova napětí, zvětšeného o úbytek napětí v propustném směru na prvním emitorovém přechodu, došlo ke zničení vstupu logického obvodu. Podle našich zkušeností lze zvětšovat vstupní napětí až do blízkosti 7 V; pak se začne vstupní proud prudce zvětšovat. Z těchto důvodů je nutno dodržovat maximální úroveň napětí na vstupech do 5,5 V (mez, povolená výrobcem).

V některých aplikacích se může vyskytnout situace, že některé ze vstupů zůstanou nepoužity. Pokud nevádí zmenšení v rychlosti (zvětšení vstupní kapacity) a zvětšené zatěžování výstupu předchozího logického obvodu, je možno spojit paralelně použité a nepoužité vstupy. Další možností je připojit nepoužité vstupy na napájecí napětí 5 V přes omezovací odpor 1 k Ω . Tento odpor chrání vstupy proti zničení i v případě, že se v napájecím napětí vyskytnou přemkity. Povoluje se připojit na jeden omezovací odpor až dvacet pět vstupů. Nejlepší metodou je připojit nepoužité vstupy na nezávislé a samostatné napájecí napětí. Nejvhodnější velikost tohoto napětí je mezi 2,4 až 3,5 V. Nedoporučuje se ponechat nepoužité vstupy nezapojeny, neboť se na nich mohou indukovat rušivá napětí.

Všechny logické obvody řady MH74 (MH54, MH84) mají dovolenou zatížitelnost výstupu až deseti vstupy dalších logických obvodů. U obvodu MH7440 (MH8440, MH5440) se zapojením podle obr. 37 je horní část koncového stupně řešena v Darlingtonově zapojení. Tím jsou vytvořeny lepší podmínky pro vybuditelnost horního koncového tranzistoru. U tohoto obvodu






Obr. 37. Zapojení obvodu MH7440 (MH8440, MH5440)


povoluje výrobce zatížitelnost až třiceti následujícími vstupy.

Z hlediska vstupní zatížitelnosti platí pro všechny obvody řady MH74 (MH84, MH54), že každý vstup na úrovni logické nuly zatěžuje výstup předchozího číslicového obvodu proudem nejvýše 1,6 mA (proud se uzavírá ze vstupu před spodní koncový tranzistor na zem, obr. 38). Každý vstup na úrovni logické jedničky zatěžuje výstup předchozího číslicového obvodu proudem nejvýše 40 μ A (proud se uzavírá od kladného pólu napájecího napětí přes horní koncový tranzistor do vstupu, obr. 39).

Krátce se zmíním ještě o citlivosti výstupních úrovní číslicových obvodů s vazbou TTL na změny napájecího napětí. Výstupní úroveň napětí logické jedničky sleduje téměř věrně změny napájecího napětí. Proto zmenší-li se např. napájecí napětí o 1 V proti jmenovité velikosti 5 V, zmenší se o 1 V i úroveň napětí výstupní jedničky.



Obr. 38. Poměry při vzájemném spojení dvou obvodů při řízení na úrovni „1“



Obr. 39. Poměry při vzájemném spojení dvou obvodů při řízení na úrovni „0“


Při zmenšeném napájecím napětí se zhoršují podmínky pro vybuzení spodního koncového tranzistoru, zvětšuje se jeho saturační napětí a také napětí, odpovídající logické nule má větší výstupní úroveň.

Velmi důležitým parametrem číslicových obvodů je šumová imunita. Za nepříznivých podmínek začnou rušivé šumové signály chybně spouštět logické obvody a klopné obvody a zavádějí poruchy do číslicového zařízení. Odolnost vůči rušivým napětím nejlépe definuje tzv. *dynamická šumová imunita*. Obecně se definuje množstvím energie nebo elektrickým nábojem, které stačí k tomu, aby se číslicový obvod převedl do nežádoucího stavu. Výrobci však obvykle vzhledem k obtížnosti měření dynamickou šumovou imunitu neuvádějí a meze specifikují tzv. *statickou šumovou imunitou*. Zkráceně je možno říci, že v dynamické šumové imunitě se uplatňují tři činitele: statická šumová imunita, spínací rychlost a výstupní a vstupní impedance obvodu.


Spínací rychlost je u logických obvodů určena dobou zpoždění impulsu při přenosu impulsu přes obvod. U většiny logických obvodů je tato doba asi 10 ns. Pouze u logického obvodu MH7440 (MH5440 a MH8440) je asi 15 ns. Klopné obvody MH7472 a MH7474 (MH5472, MH5474, MH8472, MH8474) mohou pracovat do kmitočtu až asi 20 MHz.

Vstupní kapacity jsou řádu jednotek pF. U výstupu obvodu na úrovni napětí logické jedničky je impedance typicky asi 70 Ω a na úrovni logické nuly je impe-


dance asi 12Ω . Při těchto velmi malých výstupních impedancích dochází k účinnému potlačení vlivu rušivých kapacitně vázaných impulsů. Díky těmto malým výstupním impedancím se pracuje s velmi malou časovou konstantou RC , což má příznivý vliv na udržení správného tvaru impulsů přenášených přes obvod. Vcelku je možno konstatovat, že vlivem malých výstupních impedancí je u obvodů řady MH74 (MH54, MH84) dosaženo velmi dobrého potlačení rušivých impulsů, které se přenášejí kapacitní vazbou ze zdrojů rušení do propojovacích vodičů mezi obvody. Jiné druhy integrovaných číslicových obvodů (s vazbou RTL, RCTL apod.) mají výstupní impedanci na úrovni napětí logické jedničky větší, např. $2 \text{ k}\Omega$. V tomto případě nedojde k výraznějšímu potlačení rušivých impulsů, indukovaných do výstupního vodiče z obvodu, jak je to ukázáno na obr. 40. Vlivem malé impedance u obvodů s vaz-



Obr. 40. Malé potlačení rušivého šumu u obvodu s větší výstupní impedancí



Obr. 41. Velké potlačení rušivého šumu u obvodu s malou výstupní impedancí



Obr. 42. Vliv rušivých impulsů v napájecím napětí

bou TTL jsou tyto rušivé impulsy zcela nebo ze značné části potlačeny (jak je to vidět z obr. 41).


Rušivé impulsy se také mohou objevit v napájecím napětí. Z obr. 42 vyplývá, že při výstupu na úrovni napětí logické jedničky se výstupní obvod chová jako emitorový sledovač. Zatěžuje-li se výstup více než deseti dalšími vstupy, nedostane se horní tranzistor do saturace a pro výstupní napětí U_2 bude platit vztah:

$$U_2 = +U_B - IR - U_{BE} - U_D.$$


Zahrneme-li rušivé impulsy do změn napájecího napětí $+U_B$, bude se měnit pouze úbytek napětí na odporu R , zatímco změny napětí na emitorovém přechodu tranzistoru a na diodě budou velmi malé. Změny napájecího napětí se přenášejí na výstup na úrovni napětí logické jedničky a mají zde stejný charakter jako impulsy, indukované do výstupu z vnějších rušivých zdrojů.

Obdobně se projevují i rušivé impulsy v zemních vodičích, je-li výstup na úrovni napětí logické nuly.

Typická velikost stejnosměrné šumové imunity se stanoví následující úvahou. U číslicových obvodů řady MH74 (MH54 a MH84) dochází ke změně stavu výstupu z úrovně napětí logické jedničky na úroveň napětí logické nuly, jakmile napětí na vstupu dosáhne typické velikosti $1,4 \text{ V}$. Výstupní úroveň logické nuly je typicky $0,2 \text{ V}$. Jak je vidět z obr. 43, je úroveň šumové imunity při stavu výstupu na úrovni napětí logické jedničky typicky $1,9 \text{ V}$. Často




Obr. 43. Určení šumové imunity při výstupu obvodu na úrovni napětí logické „1“



Obr. 44. Určení šumové imunity při výstupu obvodu na úrovni napětí logické „0“

se tomuto údaji říká též záporná šumová imunita, neboť je možno zanedbat záporné rušivé impulsy do velikosti 1,9 V, které by se mohly dostat do výstupu obvodu. Z obr. 44 je patrné, že úroveň šumové imunity při stavu výstupu na úrovni napětí logické nuly je typicky 1,2 V. Tomuto údaji se též říká kladná šumová imunita, neboť je možno zanedbat kladné rušivé impulsy do velikosti 1,2 V. Všechny obvody z typových řad MH74, MH84, MH54 mají šumové imunity větší než 1 V v plném rozsahu pracovních teplot. Firma Texas Instruments uvádí pro obvody z řad SN74 a SN54 závislosti šumových




Obr. 45. Závislost šumových imunit obvodů řady SN74 a řady SN54 na teplotě

imunit na teplotě při zatížení výstupu deseti vstupy a minimální povolené velikosti napájecího napětí (u řady SN54 je to 4,5 V a u řady SN74 je to 4,75 V) ve formě grafu, obr. 45.


Znalost typických velikostí šumové imunity nedává dostatečnou záruku vývoji číslcových zařízení a přístrojů. Proto firma Texas Instruments a podobně i n. p. Tesla Rožnov udává horní nebo dolní meze výstupních a vstupních úrovní u všech číslcových obvodů. Tyto meze se dosti podstatně liší od typických velikostí, neboť respektují i tzv. nejhorší případy, způsobené širokým rozptylem tolerancí integrovaných prvků. Na obr. 46 jsou zaručovaná mezní napětí pro případ výstupu na úrovni napětí logické nuly a na obr. 47 jsou zaručovaná mezní napětí pro případ výstupu na úrovni napětí logické jedničky.

Z obr. 46 vyplývá, že kladná šumová imunita je nejméně 0,4 V.


Kromě základního hradla (zapojeného podle obr. 34), které je v obvodu typu MH7400 (MH5400, MH8400) obsaženo celkem čtyřikrát, jsou v typových řadách obsažena ještě další hradla, lišící se mezi sebou pouze počtem vstupních emitorů a mající jinak stejná zapojení. Jsou to hradla se třemi vstupy, obsažená v obvodu typu MH7410 (MH5410, MH8410) celkem třikrát, hradlo se čtyřmi vstupy,



Obr. 46. Určení zaručované velikosti kladné šumové imunity



Obr. 47. Určení zaručované velikosti záporné šumové imunity




Obr. 48. Zapojení jedné čtvrtiny obvodu typu MH7403 (MH8403, MH5403)

obsažené v obvodu typu MH7420 (MH5420, MH8420) dvakrát a hradlo s osmi vstupy, obsažené v obvodu typu MH7430 (MH5430, MH8430) jednou. Pro aplikace, v nichž se vyžaduje zatížitelnost výstupu až třiceti vstupy, je určeno hradlo se čtyřmi vstupy a výkonnějším výstupním stupněm, které je v obvodu MH7440 (MH5440, MH8440) obsaženo dvakrát.

Dále je v typových řadách obsaženo ještě hradlo s odpojeným kolektorem výstupního tranzistoru v zapojení podle obr. 48. Toto hradlo je obsaženo v obvodu typu MH7403 (MH5403, MH8403) celkem čtyřikrát. Hradla s odpojeným kolektorem se mohou paralelně připojit ke společnému zatěžovacímu odporu. Na společný výstup může být připojeno až deset zatěžovacích vstupů od dalších hradel s vazbou TTL. Pokud je použito jen jedno hradlo bez paralelního řazení, je zatížitelnost výstupu deset vstupů. Výrobce připouští řazení až deseti hradel, paralelně pracujících do společného zatěžovacího odporu. Výsledná funkce paralelně řazených hradel je logický negovaný součet z dílčích dvojnásobných součinů od sdružených vstupů jednotlivých hradel.

Pro zvolený způsob paralelního řazení hradel z obvodu MH7403 a zvolený počet zatěžovacích vstupů je nutno určit potřebnou velikost zatěžovacího odporu. Maximální velikost zatěžovacího odporu musí být určena s ohledem na dostatečně velký zatěžovací proud (zátěž představují vstupy následujících hradel) a vypínací proud (pro paralelně řazená hradla MH7403) při výstupní úrovni na napětí logické jedničky (obr. 49). Ze znalosti



Obr. 49. Určení maximální velikosti zatěžovacího odporu u paralelně řazených obvodů typu MH7403 (MH8403, MH5403)

napájecího napětí U_B a požadované úrovně výstupní logické jedničky $U_{2(1)}$ se stanoví úbytek napětí U_R na zatěžovacím odporu R_z podle vztahu:


$$U_R = U_B - U_{2(1)}.$$

Tento napěťový úbytek vzniká na zatěžovacím odporu průtokem zbytkového proudu paralelně řazených tranzistorů s tzv. odpojeným kolektorem (pro určení maximálního odporu R_z je třeba uvažovat, že všechny tranzistory jsou uzavřeny) a průtokem vstupních proudů zatěžovacích vstupů na úrovni napětí logické jedničky. Výrobce specifikuje zbytkový proud $I_{2(1)}$ jednoho tranzistoru $250 \mu\text{A}$ a vstupní proud $I_{1(1)}$ $40 \mu\text{A}$. Označíme-li počet paralelně řazených výstupů η a počet paralelně řazených zatěžovacích vstupů N , platí pro určení odporu $R_{z \max}$ vztah:

$$R_{z \max} = \frac{U_B - U_{2(1)}}{\eta I_{2(1)} + N I_{1(1)}}.$$

Pro poměry naznačené v obr. 49, kde $\eta = 4$, $N = 3$ a $U_{2(1)} = 2,4 \text{ V}$ bude:

$$\begin{aligned} R_{z \max} &= \frac{5 \text{ V} - 2,4 \text{ V}}{4 \cdot 2,5 \cdot 10^{-4} \text{ A} + 3 \cdot 4 \cdot 10^{-5} \text{ A}} = \\ &= \frac{2,6 \text{ V}}{0,00112 \text{ A}} \doteq 2321 \Omega. \end{aligned}$$



Obr. 50. Určení minimální velikosti zatěžovacího odporu u paralelně řazených obvodů typu MH7403 (MH8403, MH5403)


Minimální zatěžovací odpor se určuje tak, aby proud přes tento odpor spolu s proudem ze zatěžovacích vstupů nepřekročily povolený kolektorový proud jednoho z tranzistorů s odpojeným kolektorem. Proud vstupu na úrovni napětí logické nuly $I_{1(0)}$ je 1,6 mA a povolený maximální kolektorový proud koncového tranzistoru s odpojeným kolektorem $I_{2(0)}$ je 16 mA. Vyjdeme-li z obr. 50 ($N = 3$), můžeme určit minimální zatěžovací odpor $R_{z \min}$ podle rovnice:

$$R_{z \min} = \frac{U_B - U_{2(0)}}{I_{2(0)} - NI_{1(0)}}$$

Pro uspořádání na obr. 50 bude $R_{z \min}$

$$R_{z \min} = \frac{5 \text{ V} - 0,4 \text{ V}}{1,6 \cdot 10^{-2} \text{ A} - 3 \cdot 1,6 \cdot 10^{-3} \text{ A}} = \frac{4,6 \text{ V}}{0,0112 \text{ A}} \doteq 410 \Omega$$


V tab. 10 jsou uvedeny maximální a minimální zatěžovací odpory R_z , spočítané pro zatížení výstupu jedním až deseti vstupy a paralelním řazením jednoho až sedmi hradel s tranzistorem s odpojeným kolektorem. Potřebný zatěžovací odpor se volí v rozmezí mezi maximálním a mini-



Obr. 51. Zapojení jednoho hradla obvodu typu MH7450 (MH8450, MH5450)

málním zatěžovacím odporem. Kromě odlišného provedení výstupu se nejen v zapojení, ale i v elektrických parametrech obvody typu MH7403 (MH5403, MH8403) nijak neliší od ostatních obvodů řady MH74 (MH54, MH84).

Kromě pěti předešlých typů obvodů jsou v typové řadě obsaženy dva typy obvodů pro realizaci kombinované logické funkce negovaného součtu dvouústupových součinů. Zapojení obvodu MH7450 (MH5450, MH8450) obsahuje dvě hradla. Jedno hradlo má zapojení a vývody podle obr. 51. Druhé hradlo nemá vývody ze součtových odporů v kolektorech a emitorech tranzistorů T_2 a T_3 . Ke hradlu se



Obr. 52. Zapojení obvodu typu MH7453 (MH8453, MH5453)

Tab. 10. Kolektorové odpory u obvodů MH7403 (MH8403, MH5403)

Zatížení vstupy N	Paralelně řazené výstupy - η							
	1	2	3	4	5	6	7	
1	8 965	4 814	3 291	2 500	2 015	1 688	1 452	319
2	7 878	4 482	3 132	2 407	1 954	1 645	1 420	359
3	7 027	4 193	2 988	2 321	1 897	1 604	1 390	410
4	6 341	3 939	2 857	2 241	1 843	1 566	1 361	479
5	5 777	3 714	2 736	2 166	1 793	1 529	1 333	575
6	5 306	3 513	2 626	2 096	1 744	1 494	1 306	718
7	4 905	3 333	2 524	2 031	1 699	1 460	1 280	958
8	4 561	3 170	2 429	1 969	1 656	—	—	1 437
9	4 262	3 023	—	—	—	—	—	2 875
10	4 000	—	—	—	—	—	—	4 000
MAXIMUM								MIN.
Zatěžovací odpor R_z [Ω]								

součtovými vývody je možno k bodům Y a \bar{Y} připojit až čtyři hradla z expanderů typu MH7460 (MH5460, MH8460). Původně realizovaná logická funkce $X = A \cdot B + C \cdot D$ se tak rozšíří o další logické součiny.


U obvodu typu MH7453 (MH5453, MH8453) je pouze jedno hradlo v zapojení podle obr. 52, které realizuje logickou funkci negovaného součtu čtyř dvou vstupových součinů. Dalšího rozšíření původní logické funkce je možno dosáhnout připojením čtyř expanzních hradel z obvodu MH7460 (MH5460, MH8460).

Pomocným obvodem, který je určen pro rozšíření kombinačních možností u předchozích dvou hradel je expander typu MH7460 (MH5460, MH8460), zapojený podle obr. 53.


Tím můžeme ukončit přehled základ-

ních logických obvodů a přejít ke klopným obvodům.

Prvním typem je klopný obvod J-K typu MH7472 (MH5472, MH8472), který pracuje na principu „Master Slave“. Obvod je vybaven třemi vstupy J a K, na nichž je možno realizovat třívstupové logické součiny. Dále obsahuje obvod dva



Obr. 53. Zapojení jednoho expanderu obvodu typu MH7460 (MH8460, MH5460)



Obr. 54. Tvar hodinového impulsu

klopné obvody, nazývané „Master“ a „Slave“. V češtině se též někdy používá nepřesných pojmů „hlavní“ a „pomocný“ klopný obvod. Informace ze vstupů se přenáší na výstupy celého obvodu ve třech fázích. Nejprve je informace na vstupních součinových hradlech. Okamžik přenosu informace ze součinových hradel do klopného obvodu „Master“ a potom dále do klopného obvodu „Slave“ je řízen hodinovými impulsy.

Sled operací v obvodu je možno popsat pomocí hodinového impulsu podle obr. 54.

Jakmile úroveň hodinového impulsu dosáhne asi 1 V, je izolována část „Slave“ od části „Master“. Po dosažení úrovně asi 2 V se uskuteční přenos informace ze vstupních hradel do části „Master“. Při dalším zmenšení úrovně impulsu pod 1 V se přenesou informace z části „Master“ do části „Slave“. Má-li impuls úroveň menší než 1 V, jsou propojeny klopné obvody a naopak odpojen klopný obvod „Master“ od vstupních hradel. Hodinové impulsy musí být širší než 20 ns a informace na vstupech J a K se musí udržet o něco déle než maximální šířka hodinového impulsu (nejméně 5 ns). Pro funkci obvodu platí pravdivostní tabulka 7. Obvod je dále vybaven nastavovacím a mazacím vstupem. Je-li nastavovací vstup připojen na úroveň napětí logické nuly, nastaví se výstup Q na úroveň napětí logické jedničky, obdobně připojením mazacího vstupu na „0“ nastaví se výstup Q na „1“. Proto je možno také část „Slave“ použít samostatně ve funkci klopného obvodu R-S.

Každý nastavovací, mazací a hodinový vstup představuje zátěž pro dva vstupy TTL. Zatížitelnost výstupů Q a \bar{Q} je opět deset. V ostatních parametrech je obvod plně kompatibilní s ostatními obvody typové řady. Zdůrazněme ještě, že funkce

klopného obvodu J-K vyžaduje, aby informace na vstupech byla přítomna od začátku hodinového impulsu (před dosažením úrovně 2 V). Výrobce uvádí, že maximální pracovní kmitočet je nejméně 10 MHz (typicky 15 MHz).

Bistabilní klopný obvod D je vzorkovací a paměťový prvek, který vzorkuje informaci na vstupu při čelu hodinového impulsu a s malým zpožděním asi 25 ns ji přivádí na výstup. Zde se původní převedená informace uchová, i když hodinový impuls dosáhne úrovně „1“ a i když se později zmenší na úroveň „0“. V obvodu MH7474 (MH5474, MH8474) jsou dva klopné obvody typu D. Obvod obsahuje vstup pro příjem informace, hodinový vstup a vstupy pro nastavení a mazání. Předběžně se obvod nastavuje připojením příslušného vstupu na „0“. Pro funkci platí pravdivostní tabulka 5. Obvod vzorkuje stav vstupu při čelu hodinového impulsu. Je však nezbytné, aby vzorkovaná informace byla na vstupu již po dobu nejméně asi 20 ns a udržela se na vstupu nejméně asi 5 ns vůči středu poloviční úrovně logické jedničky hodinového impulsu. Podstatným rozdílem proti předchozímu klopnému obvodu J-K je, že informace na vstupu se nemusí udržet po celou dobu trvání hodinového impulsu. Hodinový impuls musí být širší než 30 ns. Výrobce uvádí, že spodní hranice maximálního pracovního kmitočtu je 15 MHz (typicky 25 MHz).

Spojením vývodů \bar{Q} a D dokrátka můžeme z klopného obvodu D vytvořit klopný obvod T, který je definován pravdivostní tabulkou 6. Klopný obvod D se používá např. pro dělení dvěma a pro aplikace v posuvných registrech a jako tzv. řízená paměť pro vzorkování (a sledování) okamžitého stavu čítače (např. v číslicových voltmetrech).

V letošním roce byla v n. p. Tesla Rožnov zabájena výroba binárních kódovaných dekadických čítačů MH7490 (MH5490, MH8490), čtyřbitových vzorkovacích obvodů MH7475 (MH5475, MH8475) a čtyřbitových binárních čítačů MH7493 (MH5493, MH8493). Čtyřbitový vzorkovací obvod obsahuje dva a dva klopné obvody D se společným hodinovým

vstupem; ty mají podobné zapojení jako obvod MH7474. Tyto vzorkovací obvody jsou vhodné pro vzorkování a skladování binární informace. Používají se pro skladování a snímání stavu např. u čítače, u posuvných registrů a k převedení binární informace k dalšímu zpracování, např. na binárně-dekadický převodník. Jakmile hodinový impuls dosáhne úrovně „1“, bude výstup Q sledovat vstup D, dokud se hodinový impuls udrží na úrovni „1“. Když se hodinový impuls zmenší na úroveň „0“, informace (která byla na vstupu na konci úrovně „1“ hodinového impulsu) se na výstupu zachová až do příchodu hodinového impulsu. Na rozdíl proti klopnému obvodu MH7474 se u obvodu MH7475 vzorkuje informace po celou dobu úrovně „1“ hodinového impulsu.

Binárně kódovaný dekadický čítač MH7490 (MH5490, MH8490) obsahuje tři obvody J-K a jeden obvod R-S se zapojením „Master Slave“. Pracuje v kódu 1-2-4-8. Je rozdělen do dvou sekcí pro dělení dvěma a pěti, které je možno propojit pro dělení deseti. Odvoláme-li se na

Tab. 11. Pravdivostní tabulka čítačů BCD typu MH7490 (MH8490, MH5490)

Číslo	Výstup			
	D	C	B	A
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1


Tab. 12. Tabulka pro předběžné nastavení čítačů BCD typu MH7490 (MH8490, MH5490)

Nastavovací vstupy				Výstup			
R ₀₍₁₎	R ₀₍₂₎	R ₉₍₁₎	R ₉₍₂₎	D	C	B	A
1	1	0	X	0	0	0	0
1	1	X	0	0	0	0	0
X	X	1	1	1	0	0	1
X	0	X	0	čítá			
0	X	0	X	čítá			
0	X	X	0	čítá			
X	0	0	X	čítá			

zapojení pouzdra na obr. 29, je možno činnost čítače definovat pravdivostní tabulkou 11. Nastavování čítače do počátečního stavu nebo na čítání se řídí podle tabulky 12. Podle potřeby je možno nastavit počáteční stav 0000 (0) nebo 1001 (9). Výrobce uvádí spodní mez maximálního pracovního kmitočtu 10 MHz (typicky 18 MHz).

Čtyřbitový binární čítač MH7493 (MH5493, MH8493) obsahuje čtyři klopné obvody J-K se zapojením „Master Slave“. Je rozdělen do dvou sekcí pro dělení dvěma a osmi, které je možno propojit pro dělení šestnácti. S přihlédnutím k zapojení pouzdra na obr. 30 je možno činnost čítače definovat pravdivostní tabulkou 13. Jestliže oba nastavovací vstupy R₀₍₁₎ a R₀₍₂₎ jsou připojeny na úroveň „1“, nastaví se všechny výstupy A, B, C, D na úroveň „0“. Pro čítání je třeba jeden nebo oba nastavovací vstupy připojit na úroveň „0“. Rychlost čítání je stejná jako u obvodu MH7490.

Podobné údaje o parametrech číslicových obvodů jsou uvedeny v katalogu Tesla, kde jsou také popsány definiční podmínky měření parametrů.



Tab. 13. Pravdivostní tabulka binárního čítače typu MH7493 (MH8493, MH5493)

Číslo	Výstup			
	D	C	B	A
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	1	0	1	0
11	1	0	1	1
12	1	1	0	0
13	1	1	0	1
14	1	1	1	0
15	1	1	1	1

Souhrn hlavních aplikačních pravidel číslicových obvodů řady MH74 (MH54, MH84)

Všeobecná pravidla

Napájení: Zvlnění napájecího napětí menší nebo nejvýše rovno 5 %. Stabilizace lepší nebo rovna 5 %. Vf blokování napájecího zdroje.

Oddělení: Po každých 5 až 10 připojených obvodech blokovat napájení keramickým kondenzátorem 10 až 100 nF.

Zem: Při použití desky s vícevrstevným plošným spojem jednu vrstvu použít jako zem, případně vytvořit široký zemní vodič po okraji desky. Zemní vodiče od obvodů vést a pájet do jednoho bodu.

Klopné obvody

Nastavovací a mazací impulsy: Po dobu hodinového impulsu udržet mazací a nastavovací impuls na úrovni „0“.

Hodinové impulsy: Doba čela a doba týlu musí být kratší než 150 ns. Při menší strmosti impulsů hrozí nebezpečí, že klopný obvod nezpracuje vstupní informaci.

Vstupní informace: Vstupní informace se musí u klopného obvodu J-K udržet na původní úrovni od konce čela (2 V) až asi do doby 5 ns po začátku týlu hodinového impulsu. U klopného obvodu D musí být předstih nejméně 20 ns a přesah nejméně 5 ns vstupní informace před středem čela hodinového impulsu.

Hradla

Šířka vstupních impulsů: Musí být širší než 25 ns.

Nepoužité vstupy hradel NAND a nepoužité nastavovací a mazací vstupy klopných obvodů: Připojit přímo k napětí U_B , je-li vždy zaručeno, že $U_B \leq +5,5$ V, popř. připojit k napětí U_B přes odpor 1 k Ω . Několik nepoužitých vstupů může být připojeno na jeden odpor, nebo je lze připojit k použitým vstupům stejného hradla, nepřekročí-li se zatížitelnost zdroje signálu. Vstupy připojit i k výstupům nepoužitých hradel, jejichž vstupy jsou připojeny na zem.

Nepoužité vstupy hradel NOR: Připojit na zem.

Nepoužitá hradla: Připojit vstupy nepoužitých hradel na zem, neboť se zmenší nároky na napájení.

Doba čela a týlu vstupních impulsů: Musí být kratší, má-li zdroj větší vnitřní impedanci. Doporučuje se, aby byly doby čela a týlu kratší než 1 μ s pro vnitřní impedanci zdrojů impulsů větší než 100 Ω .

Expandery: Expandery umístit co nejblíže k hradlům MH7450 a MH7453.

Spínací rychlost se zmenšuje přibližně o 1,1 ns na každý pF kapacity propojovacích vodičů.

Vnější spoje

Spojení jednoduchými vodiči: Spoje dráty, žilovými vodiči nebo vodiči na plošném spoji mohou být dlouhé až 25 cm.

Souosé a kroucené vodiče: Musí mít charakteristickou impedanci okolo 100 Ω .

Hradla jako linkové budiče: Použít vždy pouze jedno hradlo pro napájení jedné linky, na linku má být připojen pouze jeden vstup hradla. Klopné obvody nepoužívat pro napájení dalších spojovacích linek.

Číslicové obvody řady SN74 fy Texas Instruments

Typová řada firmy Texas Instruments (TI) SN74 obsahuje několik skupin číslicových obvodů a soustav MSI. Soustavy MSI jsou uloženy do pouzder s 24 vývody. Ve skupině hradel jsou to obvody, které vyrábí i n. p. Tesla Rožnov. Navíc vyrábí TI ještě několik typů dvouvstupových hradel s odpojeným kolektorem, která se liší velikostí zbytkového proudu nebo závěrného napětí koncového tranzistoru, dále několik typů obsahujících po šesti invertorech v úplném provedení i s odpojeným kolektorem (pro napájení 5 V, 15 V a 30 V) a několik typů s hradly pro logické operace AND-OR-NEGACE. V souhrnu jsou v řadě SN74 tato hradla:


- SN7400 Čtyři dvouvstupová hradla NAND.
- SN7401 Čtyři dvouvstupová hradla NAND s odpojeným kolektorem.
- SN7402 Čtyři dvouvstupová hradla NOR
- SN7403 Čtyři dvouvstupová hradla NAND s odpojeným kolektorem.
- SN7404 Šest invertorů.
- SN7405 Šest invertorů s odpojeným kolektorem.
- SN7406 Šest výkonových invertorů s odpojeným kolektorem a výstupem 30 V.

- SN7407 Šest výkonových invertorů s odpojeným kolektorem a výstupem 30 V.
- SN7408 Čtyři dvouvstupová hradla AND.
- SN7409 Čtyři dvouvstupová hradla AND s odpojeným kolektorem.
- SN7410 Tři třívstupová hradla NAND.
- SN7416 Šest výkonových invertorů s odpojeným kolektorem a výstupem 15 V.
- SN7417 Šest výkonových invertorů s odpojeným kolektorem a výstupem 15 V.
- SN7420 Dvě čtyřvstupová hradla NAND.
- SN7425 Dvě čtyřvstupová hradla NOR se vzorkováním vstupu.
- SN7426 Čtyři dvouvstupová hradla s odpojeným kolektorem pro převod úrovně TTL na MOS (15 V).
- SN7430 Osmivstupové hradlo NAND.
- SN7437 Čtyři dvouvstupová výkonová hradla NAND.
- SN7440 Dvě dvouvstupová výkonová hradla NAND.
- SN7450 Dvě rozšiřitelná hradla AND-OR-negace.
- SN7451 Dvě hradla AND-OR-negace.
- SN7453 Jedno rozšiřitelné hradlo AND-OR-negace.
- SN7454 Jedno hradlo AND-OR-negace.
- SN7460 Dva čtyřvstupové expandery.

Zapojení jednotlivých hradel je dědičné jako v řadě MH74; některé odlišnosti jsou v zapojení obvodů pro realizaci funkce AND (SN7408 a SN7409). Zapojení obvodu SN7408 je na obr. 55, u obvodu SN7409 je vynechán horní koncový tranzistor s odporem 130 Ω a výstup je z odpojeného kolektoru dolního koncového tranzistoru.

Poměrně rozsáhlou skupinu obvodů v řadě SN74 tvoří klopné obvody. Kromě typu SN7472 a SN7474, jejichž funkční princip a zapojení se různými drobnými úpravami promítá ještě do dalších typů, je v řadě klopný obvod J-K typu SN7470, který pracuje na podobném principu jako klopný obvod D typu SN7474 (spouštění čelní hranou hodinového impulsu). Klopný obvod typu SN7470 je výrobně poměrně nákladný a

Obr. 55. Zapojení
obvodu typu
SN7408



nedoporučuje se používat u novějších aplikací. Novinkou v programu je klopný obvod J-K pracující na principu „Master Slave“, u něhož je zapojení upraveno tak, aby se informace ze vstupu J a K sejmula během krátkého intervalu (maximálně 20 ns) na čelní hraně hodinového impulsu. Dále se uvádějí nové obvody typu SN74118 a SN74119, které obsahují po šesti klopných obvodech R-S se společným nastavením. Rozdíl je v počtu vstupů hradel (každá polovina klopného obvodu R-S je vytvořena hradlem NAND) a tedy i v počtu vývodů pouzdra. V typové řadě jsou také dva monostabilní klopné obvody, které ovšem vyžadují vnější časovací obvod RC. Oba obvody jsou řešeny tak, aby je bylo možno spouštět čelní nebo týlovou hranou impulsu při určité úrovni hodinového impulsu. Šířku vstupních impulsů lze nastavit v mezích 40 ns až 40 s. Obvod SN74122 je navíc vybaven vstupem pro mazání a vstupní hradlo AND má větší počet vstupů.

Přehled klopných obvodů

- SN7470 Klopný obvod J-K s třívstupovými hradly AND se spouštěním při čelu hodinového impulsu. Možnost mazání i nastavení.
- SN7472 Klopný obvod J-K s třívstupovými hradly AND, pracující na principu „Master Slave“. Možnost mazání i nastavení.
- SN7473 Dva klopné obvody J-K s jednoduchými vstupy J-K, pracující na principu „Master Slave“. Možnost mazat výstup Q.
- SN7474 Dva klopné obvody D s jednoduchým vstupem D se spouštěním při čelu hodinového impulsu. Možnost mazání a nastavení.
- SN7476 Dva klopné obvody J-K s jednoduchými vstupy J a K, pracující na principu „Master Slave“. Možnost mazání i nastavení.
- SN74104 Klopný obvod J-K čtyřvstupovými hradly AND pracující na principu „Master Slave“. Je možno blokovat vstupní hradla a mazat i nastavovat výstupy. Vstupní hradla mají kapacitní zatížení, aby se prodloužily doby přesahu a předstihu vstupních impulsů proti středu hodinového impulsu.
- SN74105 Klopný obvod J-K je řešen jako obvod typu SN74104, nemá však kapacitní zatížení vstupních hradel, takže obvod může pracovat s větší rychlostí. Navíc má vždy jeden ze vstupů J-K možnost negace.
- SN74110 Hradlovaný klopný obvod J-K, pracující na principu „Master Slave“ s úpravami pro snímání informace na čelu hodinového impulsu. Možnost mazání i nastavení.
- SN74118 Šest klopných obvodů R-S.
- SN74119 Šest klopných obvodů R-S.
- SN74121 Monostabilní klopný obvod.
- SN74174 Šest klopných obvodů D s mazáním.
- Klopné obvody J-K i D pracují s rychlostí 20 až 28 MHz.

Další skupinou v řadě SN74, která již patří do kategorie soustav se střední složitostí, jsou dekodéry. Z těchto soustav ještě žádná není v programu n. p. Tesla Rožnov, během krátké doby bude však i u nás zahájena výroba dekodéru z binárně kódovaného dekadického čísla na dekadický tvar (obvod SN7441A). Firma Texas Instruments vyrábí tyto *dekodéry*:

- SN7441A Dekodér z kódu BCD na dekadický kód s výstupem pro přímé řízení digitronů.
- SN7442 Dekodér z kódu BCD na dekadický kód.
- SN7444 Dekodér z Grayova kódu s přesahem tři na dekadický kód.
- SN7445 Dekodér z kódu BCD na dekadický kód s výstupem 30 V.
- SN7446 Dekodér z kódu BCD na sedmičkový kód s výstupem 30 V.
- SN7447 Dekodér z kódu BCD na sedmičkový kód s výstupem 15 V.
- SN7448 Dekodér z kódu BCD na sedmičkový kód.
- SN7449 Dekodér z kódu BCD na sedmičkový kód.
- SN74141 Dekodér z kódu BCD na dekadický kód s výstupem pro řízení digitronů.
- SN74145 Dekodér z kódu BCD na dekadický kód s výstupem 15 V.
- SN74154 4 na 16 dekodér – demultiplex; buď převádí ze čtyř vstupů binárně kódovanou informaci na jeden ze šestnácti výstupů (dekodér), nebo informaci z jednoho vstupu převádí na jeden ze šestnácti výstupů (demultiplex).
- SN74155 2 na 4 dekodér-demultiplex; buď převádí ze dvou vstupů binárně kódovanou informaci na jeden ze čtyř výstupů (dekodér) nebo informaci z jednoho vstupu převádí na jeden ze šestnácti výstupů. Dekodér-demultiplex je v obvodu SN74155 obsažen dvakrát.
- SN74156 Stejný obvod jako SN74155 s tím rozdílem, že výstupy jsou s odpojeným kolektorem.
- SN74184 Dekodér z šestibitového kódu BCD na binární kód.

Jistého ustálení doznala skupina *aritmetických prvků* v řadě SN74, která obsahuje tyto typy:

- SN7480 Úplná hradlová sčítačka.
- SN7482 Dvoubitová úplná binární sčítačka.
- SN7483 Čtyřbitová binární úplná sčítačka.
- SN7485 Čtyřbitový komparátor.
- SN7486 Čtyři dvouvstupová hradla EXCLUSIVE-OR.
- SN74181 Aritmetická logická jednička, umožňující programování šestnácti aritmetických operací ze dvou čtyřbitových slov.
- SN74182 Pomocný generátor pro obvod SN74181.

Velmi významnou skupinou v soustavách MSI řady SN74 jsou *čítače*:

- SN7490 Dekadický čítač (přímý) s přednastavením stavu 0 a 9 (umožňuje dělení 2,5 a 10).
- SN7492 Dvanáctkový čítač (umožňuje dělení 2, 6, 12).
- SN7493 Čtyřbitový binární čítač (umožňuje dělení 2, 4, 8 a 16).
- SN7497 Synchronní šestibitový programovatelný binární čítač (umožňuje dělení číslem 1 až 63).
- SN74160 Synchronní dekadický čítač.
- SN74161 Synchronní čtyřbitový binární čítač.
- SN74162 Synchronní dekadický čítač.
- SN74163 Synchronní čtyřbitový binární čítač.
- SN74167 Synchronní programovatelný dekadický čítač (umožňuje dělení 1 až 9).
- SN74190 Synchronní dekadický reverzibilní čítač pro čítání až do 25 MHz.
- SN74191 Synchronní čtyřbitový binární reverzibilní čítač pro čítání až do 25 MHz.
- SN74192 Synchronní dekadický reverzibilní čítač pro čítání až do 25 MHz.
- SN74193 Synchronní čtyřbitový binární reverzibilní čítač pro čítání až do 25 MHz.

SN74196 Asynchronní dekadický čítač pro čítání až do 70 MHz (umožňuje dělení 2,5 a 10).

SN74197 Asynchronní čtyřbitový binární čítač pro čítání až do 70 MHz (umožňuje dělení 2, 8 a 16).

Soustavně je rozšiřována o nové typy skupina *posuvných registrů*. V současné době jsou ve výrobním programu fy Texas Instruments tyto soustavy:

SN7491A Osmibitový posuvný registr se sériovým vstupem a výstupem.

SN7494 Čtyřbitový posuvný registr se sériovým vstupem a výstupem.

SN7495 Obousměrný čtyřbitový posuvný registr s paralelním vstupem a výstupem.

SN7496 Osmibitový posuvný registr s paralelním vstupem i výstupem.

SN74164 Osmibitový posuvný registr se sériovým vstupem a paralelním výstupem.

SN74165 Osmibitový posuvný registr s paralelním vstupem a sériovým výstupem.

SN74166 Osmibitový posuvný registr s paralelním vstupem a sériovým výstupem.

SN74194 Čtyřbitový obousměrný posuvný registr.

SN74195 Čtyřbitový posuvný registr pro kmitočty až do 30 MHz.

SN74198 Osmibitový obousměrný posuvný registr.

SN74199 Osmibitový posuvný registr pro kmitočty až 25 MHz.

Pozvolna, ale pravidelně přidává nové typy fa Texas Instruments i do *skupiny pamětí*.

Jsou nabízeny tyto obvody a soustavy MSI:

SN7475 Čtyřbitová vzorkovací paměť.

SN7477 Čtyřbitová vzorkovací paměť.

SN7481 Šestnáctibitová aktivní paměť.

SN7484 Šestnáctibitová aktivní paměť.

SN7488 Paměť ROM s kapacitou 256 bitů.

SN7489 Šedesátičtyřbitová aktivní paměť.


SN74100 Osmibitová vzorkovací paměť.

SN74187 Paměť ROM s kapacitou 1 024 bitů.

SN74200 Dvěšestpadesátibitová aktivní paměť.

Paměťové soustavy patří v současné době mezi nejsložitější soustavy MSI. Stačí si uvědomit, že např. v paměti ROM typu SN74187 je více jak 2 100 tranzistorů, neboť je zde zaznamenáno 256 slov o délce 4 bitů. Celkový příkon je 465 mW, vybavovací čas 40 ns, zatížitelnost výstupu 1. Řazením je možno sestavit složenou paměť ROM o kapacitě 41 472 slov o libovolné délce.

Posledním typem soustavy MSI je SN74180, který představuje osmibitový generátor parity. Uvedený přehled výrobního programu fy Texas Instruments se



Obr. 56. Obvody v pouzdrech „Dual in Line“ se dvacetičtyřmi vývody

opíral o údaje z léta 1971. Rozvoj soustav MSI s vazbou TTL dále pokračuje a lze předpokládat, že ještě přinese velmi podstatné změny v konstrukci číslicových přístrojů a zařízení. Tyto obvody se většinou vyrábí v pouzdech „Dual in Line“ z plastické hmoty nebo z keramiky s dvacetičtyřmi vývody. Ukázky soustav MSI z řady SN74N jsou na obr. 56.

Také ve výhledu n. p. Tesla Rožnov se počítá, že již do r. 1975 budou typové řady doplněny především o soustavy MSI. Je však nutno, aby se na použití soustav připravili i finální výrobci číslicové techniky, neboť efektivní aplikace soustav MSI si v mnoha případech vyžádá i volbu zcela nového přístupu k systémovému řešení číslicových přístrojů a zařízení.

Novinky v číslicových monolitických obvodech

Jedním z pozoruhodných výsledků vývoje v posledních dvou letech je rozvoj číslicových obvodů a soustav se strukturami MOS. U předních světových výrobců Texas Instruments, Fairchild, National Semiconductors, General Instruments, Philips apod. byl rozvinut široký výrobní program. U nově vyvinutých obvodů a soustav se strukturami MOS jsou použity nové technologické postupy, jimiž lze řešit obvody a soustavy slučitelné z hlediska napěťových úrovní vstupních a výstupních signálů s obvody a soustavami s vazbou TTL. U nových obvodů a soustav se strukturami MOS není třeba používat převodníky úrovně ani pro jejich vzájemnou spolupráci, ani pro jejich spolupráci s obvody a soustavami s vazbou TTL. Toto nové zlepšení je vítané, neboť se ukazuje, že u mnohých systémů a zařízení je technicky i ekonomicky výhodné část systémových funkcí realizovat obvody a soustavami s vazbou TTL a část s obvody a soustavami se strukturou MOS.

Při výrobě obvodů a soustav se strukturami MOS se používají dvě technologické koncepce. Pro číslicové obvody a soustavy se téměř jednoznačně používá tranzistorových struktur MOS s kanálem typu p. U starší technologické koncepce

se dosahuje u struktur MOS většího prahového napětí. U novější technologické koncepce se podařilo dosti radikálně zmenšit prahové napětí u struktur MOS. Pro vysvětlení uvedu, že prahové napětí je parametr, jehož velikost udává, při jak velkém napětí mezi elektrodami gate a source se otevře tranzistor MOS.

Typická napájecí napětí pro obě skupiny, tj. pro struktury s velkým a malým prahovým napětím, jsou

	U_S	U_D	U_G
obvody a soustavy s velkým prahovým napětím	0 V	-12 V	-24 V
obvody a soustavy s malým prahovým napětím	0 V	-5 V	-17 V

kde U_S je napětí elektrody source, U_D je napětí elektrody draine a U_G je napětí elektrody gate. Omezený počet obvodů je navržen pro jedno napájecí napětí; pak jsou napětí U_D a U_G shodná.


Pro aplikaci v systémech se obvykle používají posunutá napájecí napětí. Tato napětí a typická velikost úrovně napětí vstupní a výstupní logické „1“ a „0“ jsou:

	U_S	U_D	U_G	„1“	„0“
Obvody a soustavy s velkým prahovým napětím	+12 V	0 V	-12 V	+9 až +12 V	+3 až -12 V
Obvody a soustavy s malým prahovým napětím	+5 V	0 V	-12 V	+3,5 až 5 V	+0,8 až -12 V


Obvody a soustavy s malým prahovým napětím mají úroveň napětí „1“ +3,5 až +5 V a úroveň napětí „0“ +0,8 až -12 V.

U většiny číslicových obvodů a soustav se strukturami MOS, které vyrábí fy Texas Instruments, je možno přímé napojení vstupu některého z obvodů řady SN74 podle zapojení na obr. 57. Při obráceném navázání je možno použít zapojení podle obr. 58.

U některých složitějších soustav MOS je podle charakteru jejich funkce možno





Obr. 57. Přímé napojení vstupu obvodů řady SN74 na výstup obvodu MOS



Obr. 58. Připojení obvodu MOS na výstup obvodu z řady SN74

použít jedny nebo dvoje a někdy až čtveřer hodinové impulsy, které jsou proti sobě fázově posunuté. U statických paměťových soustav typu RAM a ROM se nevyžadují žádné hodinové impulsy. Některé soustavy potřebují jedny hodinové impulsy a druhé hodinové impulsy si odvozují a generují uvnitř integrované soustavy od vstupních hodinových impulsů. Dvoje hodinové impulsy např. potřebuje většina posuvných registrů a čtyři se vyžadují pro funkci velmi rychlých posuvných registrů s malou spotřebou výkonu. Jedním ze základních technologických

Obr. 59. Zapojení invertoru MOS a výstupní charakteristiky spínače a zátěže




Obr. 60. Určení spínací doby


principů obvodů a soustav se strukturami MOS je všestranné využití struktur tranzistorů MOS jak pro funkci spínacích tranzistorů, tak i pro funkci zatěžovacích odporů. Základní zapojení invertoru a výstupní charakteristiky spínače i zátěže jsou na obr. 59. V charakteristikách jsou vyznačeny body, určující úroveň napětí výstupní „1“ a „0“. Zatěžovací tranzistor MOS má takovou geometrii, při níž se dosahuje jak větší strmosti, tak i většího výstupního odporu.

Nevýhodou proti čistě odporové zátěži je delší spínací doba – spínací doba měřená mezi 10 % a 90 % napětí je asi osmkrát delší, než při čistě odporové zátěži (obr. 60). Pro tento případ je uvažován zatěžovací odpor o velikosti rovné převratné velikosti strmosti zatěžovacího tranzistoru MOS. Napětí na kondenzátoru (u příkladu s odporem) je exponenciální funkcí času (časová konstanta je RC). Nabíjení kondenzátoru přes tranzistor MOS probíhá tím pomaleji, čím je již na kondenzátoru větší napětí, neboť tranzistor MOS se uzavírá.

Nyní ukáží příklad zapojení posuvného registru s dvoufázovým řízením. Zapojení



Obr. 61. Zapojení posuvného registru s dvoufázovým řízením




včetně koncového stupně je na obr. 61. Na obr. 62 je časový diagram, ukazující průběh hodinových impulsů a odpovídající průběhy v různých částech obvodu. Předpokládejme, že na vstup působí úroveň napětí „1“ a že se objeví hodinový impuls. Tranzistory T_1 a T_2 jsou oba otevřeny. Vzhledem ke geometrickému uspořádání bude odpor kanálu u tranzistoru T_1 mnohem menší, než u tranzistoru T_2 a bod A bude blízko potenciálu země. Hodinový impuls Φ_1 otevře i tranzistor T_3 , takže napětí v bodě B bude téměř stejné jako v bodě A . Hodinový impuls zanikne (zmenší se na „0“) a uzavřou se tranzistory T_2 a T_3 . Tím se odpojí od sebe kondenzátory v bodech A a B . Bod A se udržuje v blízkosti potenciálu země až do okamžiku dalšího hodinového impulsu, který přichází při „0“ na vstupu. Hodinový signál Φ_2 , který otvírá tranzistory T_5 a T_6 , začíná na začátku změny stavu

vstupního signálu z „1“ do „0“. Tento hodinový impuls Φ_2 vytvoří úroveň „1“ v bodech C a D . Tím se vytváří zpoždění 1 bit (proti vstupu). Navázáním dalších stupňů je možno dosáhnout zpoždění n bitů. Koncový stupeň slouží k řízení větší kapacitní zátěže vnějších zatěžovacích obvodů. Hodinové impulsy musí mít větší amplitudu než vstupní impulsy. Protože kondenzátory v bodech A , B , C , D apod. mohou udržovat náboj pouze omezenou dobu, je u většiny posuvných registrů omezení ze strany nízkých kmitočtů. Toto omezení je řádu desítek kHz.

Poměrně rozsáhlý program v soustavách MOS má fv Texas Instruments. V typové řadě TMS je 15 posuvných registrů, 9 pamětí typu ROM, dvě programovatelné logické soustavy, dvě paměti typu RAM a různé další speciální soustavy jako číslicový diferenciální analyzátor, desetikanálový přepínač analogových signálů do jednoho výstupu, programovatelné děličky kmitočtu apod.

Pro mnohé aplikace, při nichž jsou třeba menší paměti, se klasické paměti z feritových jader nahrazují pamětovými soustavami RAM se strukturami MOS. Proti pamětem s jádry mají tyto soustavy hlavní přednosti v kratších vybavovacích dobách, jednodušším řízení, v menších rozměrech, v menší potřebě energie a v neposlední řadě i v nižší pořizovací ceně. Paměti typu RAM se strukturami MOS jsou nedestruktivní, tzn., že čtená informace neovlivňuje obsah v paměti. Vybavovací doby jsou podle konstrukčního



Obr. 62. Časový diagram průběhů v jednotlivých místech registru

uspořádání od 300 ns do 1 μ s (asi šestkrát delší než u obdobných pamětí s bipolárními tranzistory). Spotřeba energie je typicky 1 mW na 1 bit. Paměti se strukturami MOS jsou již ekonomičtější pro menší a střední počítače a další číslicová zařízení a je u nich předpoklad dalšího poklesu pořizovacích nákladů (zavedením např. technologie svazkových vodičů).

Jiným druhem jsou paměti ROM, které mají pevný obsah vytvořen již při výrobě a slouží pouze pro čtení. Slouží především jako generátory znaků pro obrazovkový displej, převodníky kódu, paměti konstant a jako mikropaměti pro generování různých funkcí (exponenciálních, trigonometrických, logaritmických a jiných funkcí).


Novinkou, která má význam především pro velmi rychlé počítače apod., je řada SN74S (SN54S) číslicových obvodů s vazbou TTL a Schottkyho diodami. Zapojení základního funkčního obvodu na obr. 63 realizuje logickou funkci NAND. Až na některé úpravy připomíná silně základní zapojení z řady SN74 (MH74). Hlavním rozdílem je doplnění struktury tranzistorů o Schottkyho diody, které jsou přímo integrovány do struktury tranzistorů mezi kolektorem a bází. Tyto diody jsou zapojeny tak, aby se tranzistory nedostaly do saturace. Jak by se tranzistor dostával do saturace, přechází přechod báze-kolektor do propustného směru. Je-li k tomuto přechodu připojena záchytná Schottkyho dioda s malým úbytkem v propustném směru a malou kapacitou, nemůže se tranzistor dostat hlouběji do saturace a značně se omezí náboj na kolektorovém přechodu. Tranzistor podstatně rychleji přechází do vypnutého stavu, neboť se zkrátí tzv. skladovací doba. Stínová difúzní vrstva pod strukturou tranzistoru s velmi malou geometrií zmenšila vnitřní kapacity a přispívá také k větší spínací

rychlosti. Doplnění koncového stupně o samostatné budící tranzistory pro horní i dolní koncový tranzistor zlepšuje tvar převodové charakteristiky (blíží se pravouhlému tvaru) a zmenšuje výstupní impedanci (lepší potlačení odražených vln na propojovacích vodičích). Všechny vstupy jsou opatřeny blokovacími Schottkyho diodami, které omezují případné odrazy se zápornou polaritou na zanedbatelnou úroveň.


U obvodů řady SN74S a SN54S je typická doba zpoždění impulsu t_{pd} 3 ns, výkonová ztráta je 20 mW. Stejněměrné vázané klopné obvody J-K mohou pracovat až do kmitočtu 125 MHz. Zatížitelnost výstupů je u všech obvodů 10. Obvody jsou plně slučitelné se všemi obvody a soustavami z řad SN54 a SN74. V současné době řady SN74S a SN54S obsahují po dvanácti logických obvodech a po čtyřech klopných obvodech J-K.

Pro aplikace v průmyslové a regulační i automatizační technice vyvinuli někteří výrobci číslicové obvody s velkou šumovou imunitou. Uvedu alespoň firmu Siemens, která vyrábí v rámci řady FZ100 logické a klopné obvody a obvody pro převod úrovně na obvody TTL a zpět.

Příklad základního zapojení obvodu (1/4 u typu FZH111) je na obr. 64. Obvod realizuje logickou funkci NAND ze dvou vstupů. Na diodách D_1 , D_2 a D_3 se uskutečňuje logická funkce AND. Následuje posunutí napěťové úrovně signálu asi o 6 V Zenerovou diodou D_4 na vstup invertujícího tranzistoru T_1 . Je-li alespoň na některém ze vstupů úroveň „0“, je tranzistor T_1 uzavřen a je tedy uzavřen i tranzistor T_2 . Naopak je otevřen tranzis-



Obr. 63. Zapojení obvodu typu SN74800



Obr. 64. Zapojení jedné čtvrtiny obvodu typu FZH111

tor T_3 a na výstupu je úroveň „1“. Pokud jsou oba vstupy na úrovni „1“, je otevřen tranzistor T_1 i tranzistor T_2 . Uzavřen je naopak tranzistor T_3 a na vstupu je úroveň „0“. Tranzistor T_1 je řešen s kolektorem o velké kapacitě, takže pracuje jako Millerův integrátor a zpomaluje odezvu výstupu. Pokud se žádá větší zpomalení, je možno mezi výstup a bázi tranzistoru T_1 připojit vnější kondenzátor. Např. při zpětnovazebním kondenzátoru 100 pF je zpoždění t_{pd} asi 9 μ s. Obvody FZ100 mohou pracovat při napájecím napětí až 18 V. Zatížitelnost výstupu je 10 a typická šumová imunita je 5 V. Řada FZ100 obsahuje 9 logických obvodů, 2 klopné obvody J-K a 1 monostabilní klopný obvod.


Tím bychom ukončili přehled nových směrů v rozvoji moderních číslicových obvodů. Dříve než si ukážeme některé příklady aplikací obvodů řady MH74, uvedeme krátce vybrané funkční principy číslicových měřicích přístrojů.

Funkční principy číslicových měřicích přístrojů


Mohutný rozmach výroby integrovaných obvodů přinesl a cenově zpřístupnil velmi široký sortiment číslicových obvodů nejen pro číslicové počítače a další přístroje výpočetní techniky, ale i pro číslicové měřicí přístroje. Na zahraničním trhu se nabízí velmi široký program čítačů, číslicových voltmetrů, číslicových měřičů fáze, číslicově řízených napájecích zdrojů apod. Mnohé měřicí přístroje, v nichž se přímo nepoužívají funkční principy z číslicové techniky, byly během posledních let modernizovány a doplněny o indikační displejové jednotky, kterými se jednak kontroluje přesnost nastavení měřicího přístroje a jednak slouží pro přímou číslicovou indikaci naměřených výsledků. Číslicové zobrazení výsledků se např. používá u měřičů jakosti, signálních generátorů, číslicových osciloskopů, měřičů kapacity, odporu a indukčnosti a v dalších případech.

Čítače

Mezi nejpresnější měřicí přístroje patří čítače. Základní funkcí čítače je srovnávání neznámého kmitočtu nebo časového intervalu se známým kmitočtem nebo časovým intervalem a zobrazení výsledku na číslicovém displeji. Čítače obsahují několik funkčních částí. Podle způsobu propojení těchto částí mají čítače různé čítací funkce. Mezi nejdůležitější části patří: dekadické čítací jednotky – hlavní hradlo, které ovládá začátek a konec čítání s respektováním času – zobrazovací jednotky s číslicovým displejem – časová základna – dekadické dělicí jednotky, jimiž se na-



Obr. 65. Blokové zapojení čítače s manuálním řízením



Obr. 66. Blokové zapojení čítače pro přímé měření kmitočtu


stavuje hradlovací čas. Další části obsahují: Schmittův spouštěvací obvod pro tvarování vstupního signálu, obvody pro řízení číslicového displeje a obvody kontrolní logiky.

Nejjednodušší uspořádání čítače je s manuálním řízením podle blokového zapojení na obr. 65. Při uzavřeném spínači se naplňují dekády čítače, z nich se stav naplnění průběžně nebo na konci čítání převede na číslicový displej. Údaj zobrazený na displeji určuje počet impulsů napočítaných čítačem mezi začátkem a koncem čítání.

Pro přímé měření kmitočtu se používá obvykle čítač podle blokového zapojení na obr. 66. Vstupní signál je nejprve převeden do vhodného tvaru Schmittovým spouštěvacím obvodem. Impulzy jsou pak přenášeny přes hlavní hradlo (spínač) do dekadických čítačů. Řadičem se přepíná vydělený kmitočet časové základny, který slouží k vypnutí hlavního hradla. Doba sepnutí a vypnutí hradla se řídí


podle stupně dělení kmitočtu časové základny, tzn., že se měří průměrný kmitočet vstupního signálu, neboť časová základna nejen řídí zastavení dekadických čítačů a navzorkování jejich okamžitého stavu, ale i následující vynulování.

Měření délky periody vychází ze skutečnosti, že perioda je inverzní veličinou kmitočtu. Proto se obvykle časová základna a vstup sledovaného signálu připojují k hlavnímu hradlu opačně. Blokové zapojení pro měření délky periody je na obr. 67. Neznámý vstupní signál řídí okamžik zapnutí a vypnutí hlavního hradla. Přes toto hradlo dochází k přenosu impulsů z časové základny do dekadických čítačů. Vstupní tvarovací obvody vyberou z neznámého signálu dva po sobě následující průchody nulou s kladnou směrnicí (začátky kladných částí dvou po sobě následujících period), z nichž se odvodí spouštěcí impulsy pro ovládání uzavření a otevření průchodnosti hlavního hradla. Za poznámku stojí, že nízké kmi-



Obr. 67. Blokové zapojení čítače pro určení délky periody

Obr. 68. Blokové zapojení čítače pro měření poměru dvou kmitočtů



točty se měří přesněji z měřené délky periody než z přímého měření kmitočtu.

V některých případech se měří také poměr dvou kmitočtů. Je k tomu možno použít čítače s blokovým zapojením podle obr. 68. Jeden ze signálů se použije pro řízení hlavního hradla a druhý signál se čítá.


Číslicové voltmetry

Další důležitou skupinou číslicových měřicích přístrojů jsou číslicové voltmetry, které se podle účelu použití liší i různými systémovými principy. Číslicové voltmetry se používají nejen k přímému měření stejnosměrných napětí, ale často slouží i k nepřímému měření střídavého napětí, stejnosměrných a střídavých proudů a k měření odporu. V těchto případech pracují jako multimetry a všechny měřené veličiny se vhodným způsobem převádějí pomocí převodníků na stejnosměrné napětí.

Pro aplikace, při nichž je zapotřebí jednoduššího voltmetru s menšími pořizovacími náklady (bude měřit okamžitou velikost napětí), je vhodný číslicový voltmetr na komparačním principu. Ukážeme


si nejprve princip komparačního voltmetru s jednoduchou lineární „pilou“. U tohoto voltmetru se měří čas, který uplyne od doby určité úrovně napětí pilovitého průběhu (rovné měřnému napětí) do doby, kdy se toto napětí zmenší na nulu. Tento časový interval je měřen časovým čítačem a zobrazen číslicovým displejem. Převod napětí na časový interval ukáží nejprve podle časových průběhů na obr. 69. Na začátku měřicího cyklu má napětí stálou úroveň, od níž se začne lineárně zmenšovat. V okamžiku, kdy se napětí pilovitého průběhu rovná měřnému napětí, koincidenční obvod vytváří impuls, kterým se nastaví průchodnost hradla pro impulsy z hodinového generátoru. Časový interval mezi otevřením a uzavřením hradla je úměrný vstupnímu napětí. Impulsy přenášené hradlem jsou čítány dekadickým čítačem a počet načítaných impulsů udává přímo měřené napětí.

Příklad blokového zapojení číslicového voltmetru pracujícího na komparačním principu s napětím pilovitého průběhu je na obr. 70. Princip tohoto voltmetru jsme si již vysvětlili, stačí tedy jen dodat, že napětí pilovitého průběhu se mění od



Obr. 69. Napětí pilovitého průběhu s dvojí koincidenční úrovní


Obr. 70. Blokové zapojení číslicového voltmetru na komparačním principu



kladného maxima do záporného maxima a je tedy možno určit nejen okamžik jeho průchodu nulou, ale i okamžik koincidence s kladným i záporným vstupním napětím.

Komparační číslicové voltmetry na jiném principu pracují podle blokového zapojení na obr. 71. Vstupní napětí je zeslabeno nebo zesíleno vstupními děliči zesilovače a přivádí se na vstup obvodu, který slouží k určení polaritě. Při kladné polaritě se napětí vede přímo do komparátoru a při záporné polaritě se otočí fáze napětí v zesilovači s jednotkovým záporným přenosem a převede se na kladnou polaritu. Obvod pro určení polaritě ovládá klopný obvod, který přes relé spíná vstup komparátoru přímo na kladné

vstupní napětí nebo na výstup zesilovače se záporným jednotkovým přenosem. Komparátor ovládá průchodnost hradla, přes které se převádějí impulsy z oscilátoru do reverzibilního čítače. Stav čítače se snímá číslicově-analogovým převodníkem, jehož výstupní napětí schodovitěho průběhu se srovnává na komparátoru se vstupním napětím. Přivede-li se na vstup komparátoru měřené napětí, otevře se hradlo a čítač se začne naplňovat. V okamžiku, kdy stav čítače odpovídá vstupnímu napětí, nastaví se komparátor do stavu, kdy jeho výstup přerušuje průchodnost hradla a naplňování čítače se skončí. Jestliže se nyní např. vstupní napětí zvětší, vyšle komparátor jednak impuls pro nastavení čítače vpřed a otevře hrad-



Obr. 71. Blokové zapojení číslicového voltmetru na komparačním principu s reverzibilním čítačem a převodníkem D-A


lo. Obsah čítače se začne zvětšovat, až se opět vyrovnají napětí na vstupu komparátoru a průchodnost hradlem se přeruší. Zmenší-li se naopak vstupní napětí, poruší se vyvážení vstupů komparátoru, na jehož výstupu vznikne impuls pro otevření hradla a pro nastavení chodu čítače vzad. Obsah čítače se zmenšuje, až se napětí na vstupu komparátoru opět vyrovnají a vyprazdňování čítače se zastaví. Typickou vlastností tohoto voltmetru je, že pro nastavení nového údaje na číslicovém displeji stačí velmi krátká doba. Konstrukčně je komparační voltmetr poměrně jednoduchý. Měřené napětí se vzorkuje a čte např. dvakrát za vteřinu.

Poměrně často se navrhuje číslicové voltmetry na integračním principu. Princip integračního voltmetru ukáží pomocí blokového zapojení na obr. 72. Základem tohoto voltmetru je analogově-kmitočtový převodník (převodník A-F), který převádí měřené napětí na kmitočet (část ohraničená čárkovaně). Příklad námi vyvinutého převodníku A-F, řešeného s operačními zesilovači MAA502, popíšeme později; zde se spokojíme konstatováním, že kmitočet na výstupu je přímo úměrný velikosti vstupního napětí. Podle velikosti výstupního kmitočtu se při stejném číta-


cím intervalu naplní čítač, jehož stav se vzorkuje kmitočtem 50 Hz na číslicovém displeji. Stupeň naplnění závisí na počtu přijatých impulsů za pevný a stále stejný časový interval. Integrační voltmetr měří průměrnou velikost vstupního napětí obvykle během každých 20 ms, tzn. že jsou výrazně potlačena šumová napětí, superponovaná na měřeném stejnosměrném napětí.

Velmi významnou skupinu tvoří číslicové voltmetry s dvojitou integrací. Principem dvojitou integrace se nyní nebudeme zabývat, neboť v závěru bude podrobněji popsán funkční vzorek číslicového voltmetru s dvojitou integrací, který byl navržen s použitím převážně tuzemské součástkové základny. Za poznámku stojí, že při dvojitou integraci se opět měří průměrná velikost vstupního napětí ve zvoleném časovém intervalu, tzn. že je potlačen vliv šumu. Na principu dvojitou integrace jsou konstruovány mimořádně přesné a citlivé voltmetry. Např. voltmetr typu 3450A fy Hewlett-Packard má základní citlivost $1 \mu\text{V}$ a měření se opakuje patnáctkrát za vteřinu.

Ústřední jednotkou v automatizačních soustavách je často číslicový voltmetr, u něhož jsou vhodně sloučeny určité



Obr. 72. Blokové zapojení číslicového voltmetru na integračním principu



Obr. 73. Zapojení pro měření fázového rozdílu

prvky integračního principu (převodník A-F) a komparačního principu (zpětné porovnání údaje na čítači přes převodník D-A se vstupním napětím). Také tyto typy voltmetrů se vyznačují velkou citlivostí ($1 \mu\text{V}$) a dobrým potlačením šumu.

Měřič fázového rozdílu

Pro měření fázového rozdílu v případech, kdy nejsou přísnější požadavky na přesnost, je vhodné zapojení podle obr. 73. Při návrhu tohoto měřiče fáze bylo snahou dosáhnout vyhovující přesnosti s co nejjednodušším zapojením. Fázi lze měřit v rozsahu 0 až 360° a měřič se nechá snadno kalibrovat. Přesnost je v běžných laboratorních podmínkách 3 až 5 % a je určena především přesností ručkového mikroampérmetru. Fázový (časový) rozdíl je možno určit mezi dvěma sinusovými, obdélníkovými nebo trojúhelníkovými impulsy se stejným kmitočtem. Kmitočtový rozsah je od 100 Hz až asi do 1 MHz při amplitudě vstupních napětí 0,5 až 10 V (špička-špička). Jeden ze vstupních signálů je obvykle použit jako referenční, zatímco druhý signál je snímán ze zkoušeného obvodu. Oba vstupní signály jsou omezeny a tvarovány komparátory A_1 a A_2 a výsledné impulsy jsou ještě tvarovány hradly (ke zvýšení strmosti náběžných a týlových hran) a přivedeny k hodinovým vstupům klopných obvodů J a K. Klopné obvody pracují jako děliče dvěma, takže fázový rozdíl mezi vstupními signály je také dělen dvěma. Tímto dělením se rozšíří rozsah měření ze 180 na 360° . Výstupní impulsy klopných obvodů jsou vedeny do fázového komparátoru, který je vytvořen ze čtyř hradel NAND, realizujících funkci exkluzivního součtu ($\overline{AB} + \overline{AB}$). Z komparátoru se získávají širokově modulované impulsy. Střední velikost těchto impulsů se měří mikroampérmetrem (na filtru RC) a přímo udává fázový rozdíl mezi vstupními impulsy.

Pokud by se zapojení upravilo tak, že by dělilo čtyřmi, rozšířil by se rozsah měření na 0 až 720° .


Pomocí spínače S_1 je možno určit vzájemnou polohu impulsů. Vložením hradla

se posune napětí u_a o 180° a podle údaje měřidla je možno posoudit, který ze signálů předbíhá nebo je zpožděn. Kalibrační spínač S_2 nuluje klopné obvody. Dále se při sepnutí kalibračního spínače objeví na jednom ze vstupů fázového komparátoru nula a na druhém vstupu jednička. Na výstupu komparátoru je stále úroveň „1“ a mikroampérmetr je možno kalibrovat na konec měřicího rozsahu (360°).

Měřič fáze obsahuje dva obvody typu MH7400 a dva klopné obvody MH7472. Případné zvětšení strmosti impulsů pro zlepšení bezpečnosti spouštění klopných obvodů J-K je možno dosáhnout přidáním dalších hradel z obvodu MH7400 na výstupy tranzistorů A_1 a A_2 . Jako komparátory se nejlépe osvědčily komparátory typu $\mu\text{A}710$ fy Fairchild. Vzhledem k nedostupnosti těchto obvodů na našem trhu byly ve funkci komparátorů ověřeny operační zesilovače typu MAA501, které však produkují výstupní impulsy s pomalejšími náběžnými a týlovými hranami. Dalšího zlepšení tvaru je možno dosáhnout doplněním o tvarovací hradla z obvodu MH7400.

Analogově-kmitočtový převodník

Velmi zajímavým obvodem z měřicí a regulační techniky je analogově-kmitočtový převodník (převodník A-F), nejčastěji pro převod stejnosměrného napětí na kmitočtet. Jedno z typických použití jsem již uvedl u číslicového voltmetru na integračním principu. Jinou aplikací je např. převod napětí ze snímačů, které mají na výstupu stejnosměrné napětí, na sled impulsů, který je možno dále zpracovat. Např. dělit, čítat, registrovat a uložit do paměti, přenést na větší vzdálenost apod. Příklad zapojení převodníku A-F je na obr. 74. První operační zesilovač pracuje jako integrátor s časovou konstantou R_1C_1 . Druhý operační zesilovač je zapojen jako komparátor s referenčním prahem asi $-2,8$ V. Za komparátor je připojen spínací tranzistor, který slouží k řízení vybíjení integračního kondenzátoru. Jestliže je na vstup připojeno kladné napětí, začne se napětí na výstupu integrátoru lineárně měnit do záporných hodnot. Po-




Obr. 74. Zapojení napětově-kmitočtového převodníku

kud je na invertujícím vstupu záporné napětí menší, než je záporné referenční napětí na neinvertujícím vstupu (vytvořené z napětí -15 V na odporovém děliči R_3 a R_4), je na výstupu komparátoru maximální záporné napětí a spínací tranzistor je uzavřen. Při změně napětí na výstupu integrátoru přes úroveň referenčního napětí bude mít výstup komparátoru kladné maximální napětí. Tranzistor se otevře a přes dráhu kolektor-emitor se začne vybíjet integrační kondenzátor, až se výstupní napětí integrátoru zmenší na nulu. Nyní se opět změni výstupní napětí kom-

parátoru na plnou zápornou úroveň a tranzistor se uzavře. Popsaný děj se nyní stále opakuje. Tvar napětí na výstupu integrátoru a na emitoru spínacího tranzistoru je uveden také na obr. 74. Sestupná hrana trojúhelníkového impulsu má strmost závislou na vstupním napětí a časové konstantě R_1C_1 , zatímco zpětná hrana má konstantní strmost, závislou na časové konstantě C_1R_4 a na napětí $-U_B$. Pro převod napětí na kmitočet platí vztah:

$$f = \frac{R_3 + R_4}{R_3 R_1 C_1 (-U_B)} U_{\text{vst}} \quad [\text{Hz}; \Omega, \text{F}, \text{V}].$$



Obr. 75. Zapojení napětově-kmitočtového převodníku pro rozsah teploty 0 až $+70\text{ }^\circ\text{C}$

Převodník pracuje se vstupním napětím 0 až +8 V a pro uvedené údaje se strmostí proudu 800 Hz/V.

Zapojení převodníku A-F, který vyhoví i poměrně přísným nárokům, je na obr. 75. Princip tohoto převodníku je v podstatě stejný jako v předchozím případě. Hlavní rozdíl je v zapojení vstupů komparátoru a ve způsobu nulování integrátorů (nulují se diodovými spínači). Pro převod platí vztah:

$$f = \frac{R_1}{R_1 R_5 C U_{\text{ref}}} U_{\text{vst}} \quad [\text{Hz}; \Omega, \text{F}, \text{V}].$$


Operační zesilovače mají mít co nejmenší teplotní drift vstupní napětové nesymetrie. Velmi kritickou součástí je integrační kondenzátor, který musí být vybrán tak, aby měl co nejmenší teplotní a napětový součinitel kapacity. Pozornost je třeba věnovat výběru teplotně přizpůsobených párů diod D_1, D_3 a D_2 a D_4 a teplotní kompenzaci Zenerovy diody. Pro tento účel byly měřeny a zkoušeny diody KA501 a KA206. Nejlepšího výsledku se dosáhlo využitím integrovaných přechodů tranzistorových dvojic KCZ59 (integrační kondenzátor C je $0,47 \mu\text{F}$, $R_5 = P_2 + 10 \text{ k}\Omega$). S udanými hodnotami součástek se dosáhlo strmosti převodu 100 Hz/V, rozsah vstupního napětí je 0 až +10 V. Šířka výstupního impulsu (která je konstantní) je 0,5 ms. Jestliže se jako integrační kondenzátor použil typ TC276,

byla v pracovním rozsahu teplot 0 až +70 °C chyba v převodu menší než 0,2 %.


Zkoušeč funkce číslicových obvodů

V zahraničí se vyrábí poměrně bohatý sortiment přípravků a zařízení pro měření a zkoušení číslicových integrovaných obvodů. Tento sortiment obsahuje jak velmi složité měřicí automaty, tak i různé měřicí přípravky a sondy. Užitečnou pomůckou pro indikaci funkce (přepínání) číslicových obvodů vyrábí fy Hewlett Packard – měřicí sondu. Pro výrobu této sondy je použito obdobné technologie, jaká se používá pro výrobu přístrojů pro vojenské nebo kosmické účely. Pohled na sondu se šňůrami je na fotografii na obr. 76. Vnitřní mikrominiaturní provedení sondy je patrné z fotografie na obr. 77 (oba obrázky jsou na 3. str. obálky).

Sonda je velmi užitečnou pomůckou pro určení, zda se v měřeném místě mění úroveň napětí mezi „1“ a „0“, a také pro přibližný odhad kmitočtu impulsů. Proto byla sonda postavena a ověřena v provedení s našimi součástkami. Jak tento pokus dopadl, je vidět z fotografie na obr. 78. Použití tuzemských součástek mělo za následek zvětšení rozměrů, proto byla sonda řešena v krabičkovém provedení a s měřicím hrotem se propojuje šňůrou. V krabičce je také umístěna plochá baterie. Protože se jedná o užitečnou pomůc-




Obr. 78. Funkční vzorek zkušební sondy, sestavené z tuzemských součástek



Obr. 79. Zapojení zkušební sondy (Hewlett Packard) s tuzemskými součástkami

ku, zmíním se podrobněji o zapojení sondy (obr. 79). Vstup sondy je chráněn proti přetížení diodami D_1 , D_2 a odporem R_1 . Dále následuje prahový obvod s tranzistory T_1 a T_2 . Nastavená prahová úroveň pro indikaci vstupního napětí je $+1,4$ V. Při zpětné vazbě s diodami D_3 a D_4 se zvětší rychlost, neboť není možné, aby tranzistory přešly do saturace. Za vstupním zesilovačem jsou zapojeny dva monolitické klopné obvody vytvořené ze čtyř hradel NAND z obvodu MH7400. Tyto obvody převedou spoušťové impulsy z prahového obvodu na obdélníkový tvar. Z výstupu druhého monostabilního klopného obvodu je řízen tranzistor T_3 pro spínání indikační žárovky. Sonda je opatřena ochrannou diodou proti prepólování přívodů od zdroje k integrovanému obvodu a ochranou proti zvětšenému napájecímu napětí.


Asi od šířky vstupních impulsů 20 ns do šířky 100 ns bliká žárovka s dobou svícení asi 100 ms. Při delších impulsích než 100 ms se doba rozsvícení indikační žárovky shoduje se šířkou impulsu. Sondy lze použít především při oživování různých



přístrojů a zařízení s číslicovými integrovanými obvody.

Příklady aplikací s číslicovými obvody s vazbou TTL

Přes poměrně krátkou tradici výroby integrovaných obvodů v n. p. Tesla Rožnov stalo se použití číslicových obvodů s vazbou TTL poměrně běžnou záležitostí při vývoji nových zařízení tzv. třetí generace. Také na stránkách posledních dvou ročníků Amatérského radia, Sdělovací techniky a Slaboproudého obzoru nalezneme řadu zajímavých článků, věnovaných možnostem aplikace těchto obvodů. Pro zájemce z širší technické veřejnosti, kteří se chtějí hlouběji seznámit s aplikačním rozsahem číslicových obvodů s vazbou TTL, zpracoval kolektiv Výzkumného ústavu matematických strojů v r. 1970 příručku s názvem „Logické integrované obvody a jejich použití“. Vzhledem k tomu, že většinu běžných publikací vážní zájemci vlastní nebo si je mohou vypůjčit, uvedu v dalším textu pouze několik méně známých vybraných příkladů, které mají buďto širší aplikační rozsah, nebo nebyly dosud publikovány v naší technické literatuře.



Obr. 80. Zapojení dvoupólového tlačítka s klopným obvodem R-S


Kombinace tlačítek s obvodem pro potlačení kontaktního šumu

Častými problémy, s nimiž se setkáváme při návrhu číslicových přístrojů, je přesné nastavení stavu čítače, nastavení průchodnosti nebo neprůchodnosti hradla, zadávání informace do posuvného registru apod. Pokud je pro tyto účely použito pouze samotné tlačítko, obvykle dochází vlivem šumu během sepnutí nebo rozepnutí k celkem náhodnému nastavení ovládaného obvodu. K potlačení vlivu napěťových špiček (přechodný jev) (vznikajících chvěním kontaktů) je možno použít pomocné obvody. Tento přechodný jev je poměrně častý u většiny běžné dostupných tlačítek a prakticky se nemusí uvažovat pouze u tlačítek s mžikovým kontaktem. Zmíním se proto o několika osvědčených obvodech, které šum kontaktů tlačítka potlačují. Na obr. 80 je ukázán příklad spojení tlačítka s klopným obvodem R-S. Klopný obvod R-S je vytvořen křížovou zpětnou vazbou ze dvou dvouvstupových logických obvodů NAND. Pro zpětnou vazbu se používá vždy jeden vstup a zbývající vstupy jsou připojeny na pevné kontakty dvoupólového tlačítka. Ke zbývajícím vstupům je také přes ochranný odpor připojeno opěrné napětí. Volba velikosti ochranných odporů a opěrného napětí se řídí podle pokynů, které byly uvedeny v části o způsobech připojování nepoužitých vstupů u obvodů NAND. Spojí-li se tlačítkem vstup obvodu A na zem, připojí se současně vstup obvodu B na úroveň „1“ a výstup Q přejde do stavu 1 a výstup \bar{Q} do stavu „0“. Tento přechod nastane te-


prve tehdy, jestliže je splněna současně podmínka připojení úrovně „0“ na vstup obvodu A a úrovně „1“ na vstup obvodu B. Pokud např. při přechodu pohyblivý kontakt kmitá (tak, že se nedotýká žádného z krajních kontaktů) udrží se klopný obvod v původním stavu, který byl před vybavením tlačítka. Obdobně při kmitání při rozepínání kontaktu (kdy se pohyblivá část ještě náhodně může dotýkat první části) se stav klopného obvodu nezmění. Ve třetím případě (který může nastat při spínání pohyblivé části s pevnou částí) se již při prvním dotyku nastaví odpovídající stav klopného obvodu, který se již nezmění ani při náhodném odskočení pohyblivé části před konečným dosednutím k pevné části kontaktů.

Jiné zapojení podle obr. 81 opět vychází z použití klopného obvodu R-S, u něhož jsou však pro zpětnou křížovou vazbu použity všechny vstupy. Nejvhodněji by se toto zapojení řešilo ze dvou invertorů, které však zatím v řadě MH74 nejsou a tak nezbyvá než použít dva dvouvstupové logické obvody NAND. První kontakty dvoupólového tlačítka jsou nyní připojeny k výstupům klopného obvodu. Tlačítkem se podle potřeby připojuje na zem výstup, který má být na úrovni „0“. Potlačení vlivu přechodných jevů při rozpínání, pohybu a sepnutí pohyblivého kontaktu na výsledný stav klopného obvodu je stejné jako v předchozím případě.

Pro případy, kdy se pro vybavování použije pouze jednopólové tlačítko, je vhodné zapojení s monostabilním klopným obvodem na obr. 82.



Obr. 81. Jiné zapojení dvoupólového tlačítka s ochranným obvodem



Obr. 82. Zapojení jednopólového tlačítka s ochranným obvodem

Při rozepnutí tlačítka je na výstupu Q úroveň „0“ a na výstupu \bar{Q} úroveň „1“, neboť oba vstupy obvodu A jsou připojeny na napájecí napětí $+U_B$. Při sepnutí tlačítka se přivede přímo na jeden vstup obvodu A úroveň „0“, což vede k okamžitému přechodu výstupu obvodu A na úroveň „1“. Pokud kontakt ještě odskočí, odpojí se sice vstup obvodu A od země, ale stav obvodu zůstává zachován, neboť se již začne nabíjet kondenzátor, který je jedním pólem připojen na výstup obvodu B na úrovni „0“ a druhým pólem přes odpory ke kladnému pólu zdroje. Nabíjecím proudem vzniká na odporech úbytek napětí, o který se posune napětí na vstupu obvodu A na úroveň „0“. Proto je pro značnou část doby nabíjení kondenzátoru celý obvod blokován proti nové změně stavu na výstupu. Po definitivním sepnutí kontaktu se kondenzátor vybije. Při rozpojení kontaktu se obvod nastaví do nového stavu teprve tehdy, až skončí nabíjení kondenzátoru. Po návratu obvodu do nového stavu (na výstupu obvodu A úroveň „0“ a na výstupu obvodu B úroveň „1“) se kondenzátor vybije.


Tvarování pomalých signálů

V některých aplikacích může docházet k ovládání číslicových obvodů ze zdrojů s pomalu se měnícími signály. Signály mohou mít tvar napěťových impulsů s pomalými náběžnými a sestupnými hranami. V druhém případě může být signálem zesílené napětí např. z termoelektrických článků nebo odporových teploměrů, při jejichž použití se může vyskytovat požadavek, aby ke spuštění


číslíkového obvodu došlo až při překročení určité úrovně snímaného napětí a k zablokování obvodu při stejné nebo menší úrovni napětí.

V prvním případě je třeba jednak omezit úroveň vstupních impulsů (např. omezovacími diodami) v rozmezí 0 až $+5$ V a jednak zvětšit strmost hran impulsů (má-li dojít ke zpracování v klopných obvodech). Strmost hran lze zvětšit přenesením signálu přes jeden nebo více obvodů NAND. U obvodů NAND z řady MH84 se obvykle dosahuje desetinásobného zrychlení (zvětšení strmosti hran) na jeden obvod.

Signál je možno tvarovat Schmittovým obvodem v zapojení podle obr. 83. Zapojení je sestaveno ze dvou polovin obvodu MH7460. Zvenčí je připojen společný emitorový odpor 56Ω a kolektorový odpor $3,3 \text{ k}\Omega$. Zvětšuje-li se na vstupu napětí, pak (typicky asi při $0,75 \text{ V}$) se začne otevírat tranzistor T_2 a vstupní napětí na tranzistoru T_3 se blíží k nule. Tím se uzavírá tranzistor T_4 a na výstupu se objeví úroveň „1“. Tento postup je ještě urychlen tím, že se vlivem úbytku napětí na odporu 56Ω zrychluje uzavírání tranzistoru T_4 . Při zpracování vstupního napětí menšího než $0,7 \text{ V}$ se uzavře tranzistor T_2 a otevře se tranzistor T_4 – na výstupu se objeví úroveň „0“. (Zrychlení opět nastává vlivem proudové zpětné vazby na odporu 56Ω). Zatížitelnost obvodu je 1 a uvedené prahové hodnoty vstupních napětí platí při 25°C . Práhové úrovně vstupních napětí a odpovídající tvar výstupního impulsu jsou na obr. 83.



Obr. 83. Zapojení Schmittova obvodu s obvodem MH7560




Obr. 84. Zapojení Schmittova obvodu s jedním tranzistorem a dvěma obvody NAND

Jiným Schmittovým obvodem s velmi dobrými vlastnostmi je zapojení na obr. 84. Zapojení vytvořené s jedním tranzistorem a dvěma obvody NAND pracuje jako bistabilní klopný obvod s hysterezí. Při malém nebo nulovém napětí na vstupu je tranzistor uzavřen a vstup hradla *A* se chová tak, jako by na něj byla připojena úroveň „1“. Po dvojí negaci je na výstupu hradla *B* úroveň „0“. Odporovým děličem se část výstupního napětí převádí na emitorový odpor R_3 , kde působí proti otevírání tranzistoru. Při zvětšování vstupního napětí (při určité úrovni) se tranzistor otevře a z kolektoru začne téci proud do vstupu obvodu *A*, což se projeví zmenšením výstupního napětí hradla *B* na úroveň „0“. Zmenšuje-li se výstupní napětí, zmenšuje se i proud odpory R_3 a R_4 a tím i úbytek napětí na odporu R_3 . Tím se urychluje otevírání tranzistoru. Při opačném pochodu se napětí na výstupu obvodu *B* zvětšuje a vlivem záporné zpětné vazby přes dělič R_3 a R_4 se zrychluje uzavírání tranzistoru.

Převodové charakteristiky jsou na obr. 84. Horní mez prahového napětí U_{1H} je určena především děličem odporů R_1 a R_2 , dolní mez U_{1D} závisí jednak na U_{1H} a jednak na poměru odporů R_3 a R_4 . Pro


tvarování pomalých signálů je rovněž vhodné použít monostabilní klopné obvody, o nichž bude zmínka v samostatné kapitole.

Jiným způsobem tvarování vstupních signálů je tvarování komparátorem. Pro tento účel jsou vhodné operační zesilovače řady MAA500. Příklad zapojení komparátoru s operačním zesilovačem typu MAA501 je na obr. 85. Na neinvertující vstup je připojeno kladné referenční napětí U_{ref} . K invertujícímu vstupu se přivádí sledovaný signál. Úroveň výstupního napětí je omezena závěrnými diodami na $+5,6$ V a $-0,6$ V. Pokud je sledované napětí menší než referenční napětí, je výstup zesilovače nastaven na maximální kladné napětí (asi $+13$ V), které je po limitaci diodou upraveno na $5,6$ V. Překročí-li kladné sledované napětí velikost referenčního napětí, přestaví se výstup zesilovače asi na -13 V. Po omezení je na výstupu komparátoru $-0,6$ V. Pro co nejkratší náběžnou a sestupnou hranu výstupního obvodu se pracuje s minimální kmitočtovou kompenzací a s plným zesílením zesilovače. Malá odchylka při přechodu sledovaného napětí přes úroveň referenčního napětí je způsobena vstupní napětovou nesymetrií.



Obr. 85. Zapojení komparátoru

Obr. 86. Zapojení komparátoru s hysterezí




V některých aplikacích je výhodné využít komparátoru s hysterezí (např. je-li na signál superponován šum). Hystereze se získává kladnou zpětnou vazbou, která rovněž přispívá k větší strmosti hran výstupního impulsu. Zapojení komparátoru s hysterezí je na obr. 86. V převodní charakteristice je vyznačena šířka necitlivosti U_H , která závisí na poměru odporů ve zpětné vazbě a na rozkmitu výstupního napětí komparátoru podle vztahu:

$$U_H = \frac{R_1}{R_1 + R_2} U_2.$$

Vzhledem k nesymetrickému rozkmitu výstupního napětí je převodní charakteristika položena nesouměrně okolo referenčního napětí (při symetrickém vstupním napětí jsou stoupající i klesající větve převodní charakteristiky posunuty o $\frac{1}{2} U_H$ od referenčního napětí).


Monostabilní klopné obvody

Velmi oblíbeným obvodem pro tvarování vstupního signálu na impuls o přesné šířce je monostabilní klopný obvod.



Obr. 87. Zapojení monostabilního klopného obvodu pro spouštění náběžnou hranou impulsu

cím napětím a rozptylem parametrů hradel. Poměrná citlivost na teplotní změny je asi 3 % při změně $+U_B$ o 100 mV. Doporučená velikost odporu je 390 Ω . Je-li spouštěcí impuls v bodě *a* kratší než doba T , je výstupní impuls stejně dlouhý. Jestliže by se spouštěcí impuls převáděl




Obr. 88. Zapojení monostabilního klopného obvodu pro generování krátkého impulsu

do bodu *b*, nastávalo by spouštění při jeho sestupné hraně.

Velmi jednoduchým obvodem pro generování krátkého impulsu náběžnou hranou delšího vstupního impulsu je zapojení na obr. 88. Pro generování výstupního impulsu se používá logický součin vstupního signálu s jeho zpožděným a inverzním tvarem. Využívá se toho, že na každém z hradel dochází ke zpoždění signálu asi 10 ns. Vzhledem k inverzi musí být počet zpožďovacích hradel vždy lichý, tzn., že lze vytvořit zpoždění a tím i impuls v délce lichého násobku.

Velmi malou citlivostí na změny teploty a napájecího napětí se vyznačuje monostabilní klopný obvod podle obr. 89. Necitlivosti je dosaženo použitím křemíkových diod, na nichž se vytváří referenční napěťová úroveň „1“. V klidové

poloze je na vstupech hradla *A* úroveň „1“ a na výstupu hradla *B* také úroveň „1“ a kondenzátor je prakticky bez napětí. Při zmenšení amplitudy vstupního impulsu z úrovně „1“ na „0“ se nastaví na úroveň „0“ i výstup *B* hradla. Kondenzátor se začne nabíjet z větší části ze vstupu hradla *A*. Tento vstup se udržuje po určité době v mezích logické „0“ a blokuje diody. Nyní, i když se u vstupního impulsu obnoví úroveň „1“, zůstává činnost obvodu přerušena. Zvětší-li se napětí na kondenzátoru na dostatečnou úroveň, přestane se kondenzátor nabíjet vstupním proudem hradla *A* a obnoví se referenční úroveň napětí na diodách; výstup obvodu se vrátí do klidového stavu „1“. Kondenzátor se velmi rychle vybije přes tento výstup a diody (malý odpor vybíjecí dráhy). Pro kratší spouštěcí impulsy je šířka výstupních impulsů asi $T = 1,5C$ [ns; pF]. (Pokud proud, protékající odporem *R* a diodami D_1 až D_4 je malý vzhledem k proudu vstupu hradla, je vliv odporu *R* na délku generovaného impulsu zanedbatelný.) Při delších vstupních impulsích prodlužuje se i úměrně délka výstupního impulsu. Relativní závislost délky výstupního impulsu na napájecím napětí v okolí $U_B = +5$ V je asi 1 % na 100 mV.




Obr. 89. Zapojení monostabilního klopného obvodu s kompenzací proti změně teploty a napájecího napětí

Astabilní klopné obvody

S logickými obvody řady MH74 je možno vytvořit generátory obdélníkových impulsů s velmi strmými hranami.

Velmi jednoduché zapojení astabilního multivibrátoru je na obr. 90. Pro nastavení oscilací je splněna jak podmínka přenosu většího než jedna, tak i vloženého časového zpoždění. Počet hradel NAND musí být lichý (nejméně však tři). Při



Obr. 90. Zapojení astabilního klopného obvodu

třech hradlech je kmitočet signálu asi 20 až 30 MHz. Výsledný kmitočet leží v těchto mezích vlivem rozptylu zpoždění t_{pd} jednotlivých hradel. Volný vstup je možno využít pro blokování.

Při větším počtu hradel je zapojení neekonomické. Přesně lze nastavit kmitočet s využitím pouze tří hradel vložením zpožďovacích diod do obvodu podle zapojení na obr. 91. Diody zpomalují nabíjení kondenzátorů. Odpory nemají být větší než 490 Ω . Kmitočet je možno přibližně určit podle vztahu:

$$f = \frac{5}{R_1 C_1 + R_2 C_2} \quad [\text{MHz; k}\Omega, \text{nF}].$$

K výstupu je připojeno oddělovací hradlo, které zkracuje náběžné a sestupné hrany výstupních impulsů.


Pro nastavení kmitočtu v širším rozsahu je vhodný multivibrátor podle obr. 92. Kmitočet se nastavuje odporem R_1 a kondenzátorem C od několika set Hz až do několika MHz. Střídou impulsů je možno ovlivnit odporem R_2 .

Pro generování impulsů o přesném kmi-


točtu je nejvhodnější multivibrátor řízený křemenným krystalem v zapojení podle obr. 93. Kmitočet je určen sériovou rezonancí krystalu. S krystaly s nižším kmitočtem se může multivibrátor rozkmitat na lichých harmonických kmitočtech. Tomu se dá zabránit zatížením krystalu vhodným kondenzátorem.

Děliče a čítače kmitočtů


S číslicovými obvody řady MH74 je možno navrhnout děliče kmitočtu až do kmitočtu asi 15 MHz. Pro přímé dělení dvěma se může použít jak klopný obvod J-K typu MH7472, tak i dvojitý klopný obvod D typu MH7474. Při dělení lichým číslem se musí dělička blokovat zpětnými vazbami. V zásadě je možno pro dělení kombinovat klopné obvody J-K s klopnými obvody D. Oba typy obvodů překlápějí hrany hodinových impulsů (typ MH7472 na sestupnou hranu a typ MH7474 na náběžnou hranu). Pokud oba tyto obvody pracují v zapojení, kdy se řídí z jednoho zdroje hodinových impulsů,



Obr. 91. Zapojení astabilního klopného obvodu se zpožďovacími diodami



Obr. 92. Zapojení astabilního klopného obvodu s možností nastavení kmitočtu v širším rozsahu



Obr. 93. Zapojení oscilátoru, řízeného křemenným krystalem

vznikají konstrukční potíže. Je-li výstup Q klopného obvodu D připojen na vstup J nebo K klopného obvodu J-K, je možno tyto potíže odstranit zařazením invertoru do hodinového přívodu obvodu D. Při opačném sledu řazení obvodů není tato úprava zapotřebí. Uvedené situace se mohou vyskytovat např. v synchronní logické síti (např. synchronní čítače apod.)

Z několika způsobů řešení děliček kmitočtu ukáží metodu, která je založena na dělení s minimálním počtem klopných obvodů J-K. Při tomto způsobu je třeba dělitele rozložit do vhodného tvaru, podle něhož je možno přímo nastavit zapojení destičky. Např. při dělení kmitočtu 50 Hz dělitelem 50 rozložíme číslo 50 na $50 = 2 \cdot 2 \cdot 2 (2 + 1) + 1$. Pro dělení třemi je

možno sestavit zapojení se dvěma klopnými obvody J-K podle obr. 94 (vyznačeno čárkovaně). S nepoužitými vstupy K se naloží podle zásad uvedených dříve. Dělička pracuje v synchronním zapojení se zpětnou vazbou z výstupu Q druhého obvodu na vstup J prvního obvodu. Celá dělička padesáti je složena jednak z klopného obvodu J-K pro dělení dvěma a z části pro dělení dvaceti pěti. Druhá část obsahuje tři obvody J-K pro dělení osmi, dva obvody J-K se zpětnou vazbou pro dělení třemi a další obvod J-K pro uzavření zpětné vazby.


Při stávajícím sortimentu řady MH74 je možno s menšími finančními náklady vytvořit děličky kmitočtu s využitím klopných obvodů D.

Zapojení jiné děličky pro dělení pěti je na obr. 95. Pod zapojením jsou zakresleny časové průběhy impulsů, které je možno použít pro odvození funkce děličky.


Problematikou dělení kmitočtu se velmi podrobně zabývá i ing. Stach v rozsáhlém příspěvku, jehož první pokračování vyšlo v Amatérském Radiu č. 12/1971 (str. 423) pod názvem Integrované děličky kmitočtu. Dělením kmitočtů se proto dále nebudeme zabývat.

Násobení kmitočtu

Poměrně neobvyklou a neznámou aplikací je násobení kmitočtu. Uvedu proto zapojení pro zdvojování kmitočtu obdélníkových impulsů (obr. 96). Činnost obvodu je založena na vytvoření pomoc-



Obr. 94. Zapojení děličky s poměrem 50 : 1 (s klopnými obvody J-K)



Obr. 95. Zapojení děličky pro poměr 5 : 1 (s klopnými obvody D)



ného sledu impulsů, který má fázový posuv 90° oproti vstupnímu sledu impulsů (fázový posuv mezi průběhy 1 a 5). Fázový posuv je vytvořen čtyřmi konvertory s odpojeným kolektorem a zpožďovacími obvody s odpory R_1 a R_2 a kondenzátory C_1 a C_2 . Fázově posunuté sledy impulsů se přivádějí na obvod, který realizuje funkci exkluzivního součtu. Pokud nemají oba vstupy současně úroveň „1“ nebo „0“, objeví se na výstupu úroveň „1“; v případě, že na obou vstupech je současně úroveň „1“ nebo „0“, je výstup na úrovni „0“. U zapojení násobičky je připojen ještě časový diagram průběhu impulsů v různých místech obvodu a tabulka, udávající doporučené odpory R_1 , R_2 a kapacity kondenzátorů C_1 , C_2 pro násobení vstupních kmitočtů 10 kHz, 100 kHz, 1 MHz a 5 MHz. Toleranční meze vstupních napětí $U_{1(1)}$ a $U_{1(0)}$ u obvodů od typu MH7403 a tolerance kondenzátorů je možno kompenzovat přidáním odporových trimrů k odporům R_1 a R_2 .

Paměťový prvek se třemi stavy

Pro uložení výsledků z komparátoru (+, -, = nebo >, <, =) apod. je vhodné použít paměťový prvek se třemi stavy, který je možno vytvořit ze tří čtyřvstupových hradel NAND (1 1/2 MH7420). Zapojení obvodu je na obr. 97. Je-li na všech vstupech úroveň „1“, nastaví se celkem nahodile jeden z výstupů na úroveň „0“. Přivede-li se nyní na některý ze vstupů úroveň „0“, nastaví se odpovídající výstup na úroveň „1“. Obvod je velmi jednoduchý a nahrazuje dva klopné obvody a hradla (při běžném způsobu řešení paměťového prvku se třemi stavy).

Číslicová indikace ladění rozhlasových přijímačů

Cenová dostupnost bohatého sortimentu integrovaných číslicových obvodů v zahraničí se začíná projevovat i v konstrukci rozhlasových přijímačů. U vybraných přístrojů vyšších cenových kate-



vstup	R_1	R_2	C_1	C_2	výstup
10 kHz	1 k Ω	1 k Ω	0,1 μ F	0,1 μ F	20 kHz
100 kHz	1 k Ω	1 k Ω	0,1 μ F	0,1 μ F	200 kHz
1 MHz	100 Ω	100 Ω	0,1 μ F	0,1 μ F	2 MHz
5 MHz	1 k Ω	1 k Ω	0	0	10 MHz


Obr. 96. Zapojení pro zdvojení kmitočtu

gorií začínají někteří výrobci používat číslicovou indikaci ladění. Číslice se zobrazují buď číslicovými doutnavkami, nebo u novějších typů číslicovými indikátory, založenými na využití sedmisegmentových fotoelektrických emisních diod z galium-arzenidu-fosfidu.


Převod a zpracování signálu z oscilátoru přijímače (z oscilátoru FM a oscilátoru AM pro krátké vlny) je možno vysvětlit pomocí blokového schématu na obr. 98. Z vhodného místa oscilátoru (z emitoru tranzistoru) se vede signál na zesilovač a na tvarovací obvod. Dále následuje dělička kmitočtu, která pro převod z oscilátoru FM má dělicí poměr 20 : 1. Pro dělení v oblasti oscilátoru krátkých vln je možno použít obvody řady SN74, pro dělení v oblasti oscilátoru FM je nejprve třeba dělit 4 : 1 pomocí velmi rychlých číslicových obvodů s vazbou ECL (nebo pomocí obvodů z řady SN74S) a teprve potom dělit v poměru 5 : 1 obvody z řady SN74. Dále se používá časová základna, která obsahuje křemenným krystalem řízený oscilátor (pracuje

na kmitočtu 100 kHz) a děličku s poměrem 10⁴ : 1.

Z této časové základny se odvozují impulsy pro předběžné nastavení čítače a pro ukončení čítání i pro vzorkování



Obr. 97. Zapojení třístavového paměťového prvku



Obr. 98. Blokové zapojení obvodu pro číslicovou indikaci ladění přijmačů AM i VKV

stavu naplnění čítače pro zobrazení na číslicovém displeji. Použije-li se k čítání čítač s pěti dekadami, musí se předběžně nastavit čítač pro rozsah FM na 989,3 MHz (při nf kmitočtu 10,7 MHz) a pro rozsah KV na číslo 99 540 kHz (při mf 460 kHz). Čítá se po dobu 10 ms v časových intervalech 100 ms.

Pro pětímístnou indikaci je celkově zapotřebí asi 30 integrovaných obvodů a asi deset tranzistorů. Vzhledem k tomu, že v řadě MH74 nejsou zatím reverzibilní binárně kódované dekadické čítače (které mají možnost předběžného nastavení) a že v ČSSR nejsou dostupné číslicové obvody pro kmitočty asi nad 30 MHz, není možno uvedenou koncepci číslicové indikace pro FM realizovat. S tuzemskou součástkovou základnou by bylo možno řešit číslicovou indikaci ladění pro všechny tři vlnové rozsahy AM.

Elektronické hodiny s číslicovou indikací


Mezi zajímavé aplikace číslicových obvodů s vazbou TTL patří jejich použití v elektronických hodinách. Funkční vzorek takových hodin byl v r. 1968 postaven pro ověření vlastností integrovaných obvodů řady SN74N firmy Texas Instruments. Zavedením výroby obvodů řady

MH74 je dnes již možno postavit takové hodiny z tuzemských součástek.

Původně se při návrhu počítalo s tím, že pro řízení hodin se použije kmitočet sítě. Po zkušenostech a měřeních se zjistilo, že kmitočet sítě kolísá v mezích +2 % až -6 %; proto se od tohoto způsobu řízení upustilo. V zahraničí, např. v Německé spolkové republice, je kmitočet sítě velmi přísně sledován - i když v některé době vznikne odchylka od kmitočtu 50 Hz, dělají se taková opatření, aby v rámci dvacetičtyřhodinového cyklu bylo dosaženo průměrného kmitočtu 50 Hz. Za tohoto předpokladu může sice u hodin vzniknout krátkodobá odchylka, ta se však během 24 hodin vykompenzuje. Z uvedených důvodů se hodiny konstruovaly s oscilátorem, řízeným křemenným krystalem.

Oscilátor je řešen jako astabilní multivibrátor se dvěma tranzistory KC508 a s krystalem se sériovou rezonancí 50 kHz. Na původně uvažovaný kmitočet 50 Hz se kmitočet oscilátoru dělí dvěma dekadickými čítači typu SN7490. Třetí dělička deseti byla vzhledem k dočasnému nedostatku obvodů typu SN7490 řešena ze čtyř klopných obvodů J-K typu SN7472. Zapojení oscilátoru s děličkou pro poměr 1 000: 1 je na obr. 99.

Z hlediska dosažení co největší přesnosti je žádoucí použít krystal s co nej-




tedy u hodin zajištěno automatické vynulování po dosažení 24 hodin, stejně jako v případě potřeby možnost ručního nulování.

Aby bylo možno hodiny spouštět v libovolné době, jsou přemostěny čítače 10, 11, 12 přepínačem $P\check{r}_2$. Tím je možno zrychlit chod hodin pětsetkrát. Po nastavení požadovaného časového údaje na displeji se přepínač přepne do klidové polohy.

Hodiny ještě obsahují napájecí zdroj v zapojení podle obr. 101. Napájecí zdroj dodává napětí 165 V pro anody číslicových doutnavek, stabilizované napětí 5 V pro napájení číslicových obvodů a oscilátoru a napětí 40 V pro napájení ochranných diod.

Celkový pohled na čelní stranu elektronických hodin je na titulní straně. Vnitřní uspořádání vyplývá z fotografií na obr. 102 a obr. 103 (4. str. obálky). Integrované obvody jsou v objímkách „Dual in Line“; aby nebylo třeba obvody pájet. Vývody objímek jsou propojeny drátovými spoji. Toto uspořádání umožňuje výměnu obvodů bez jakéhokoli poškození. Protože hodiny slouží jako funkční vzorek přístroje pro ověřování funkce a spolehlivosti obvodů, toto uspořádání vyhovuje. Hodiny jsou v trvalém provozu od poloviny roku 1968 a pracují bez jediné závady tedy více jak dva roky.


Kromě dekodérů, jejichž vývoj má však být v dohledné době v n. p. Tesla Rožnov ukončen, lze řešit celé osazení hodin z tuzemské součástkové základny.



Obr. 101. Zapojení napájecího zdroje pro elektronické hodiny

Číslicový voltmetr s dvojitou integrací

Přestože s integrovanými obvody je možno konstruovat velmi přesné převodníky napětí – kmitočty, z nichž lze po doplnění vytvořit integrační číslicové voltmetry, je pro realizaci s integrovanými obvody pravděpodobně výhodnější čísli-



Obr. 104. Blokové zapojení číslicového voltmetru s dvojitou integrací

cový voltmetr s dvojitou integrací (up-down integration).

Princip číslicového voltmetru vysvětlím pomocí blokového schématu na obr. 104. Základní částí voltmetru je impulsně šířkový modulátor, který převádí neznámé vstupní měřené napětí U_x na šířkově modulovaný impuls se šířkou t_x . Na konci časového intervalu t_x se převádí obsah spojitě se naplňujícího čítače do dekodérů a do číslicového displeje. Na začátku intervalu se obsah čítače nuluje. Proto je obsah čítače na konci časového intervalu úměrný měřenému napětí U_x . Po převodu binárně kódovaného dekadického čísla z čítače na dekadický tvar jsou upraveným signálem řízeny číslicové doutnavky.

U běžného voltmetru s integračním principem se pracuje v jedné periodě, naopak u voltmetru s dvojitou integrací probíhá zpracování informace ve dvou časových intervalech T_1 a T_2 .

Během časového intervalu T_1 , který musí mít přesnou a stálou délku trvání, se vstupní napětí integruje. Na konci intervalu T_1 je proto výstupní napětí integrátoru U_{01} úměrné vstupnímu napětí U_x . Pro integraci platí vztah:

$$U_{01}(T_1) = \frac{1}{RC} \int_0^{T_1} U_x dt = \frac{T_1}{RC} U_x,$$

kde RC je časová konstanta integrátoru.

V části druhého časového intervalu T_2 působí na vstup referenční napětí U_{ref} opačné polaroty, než je vstupní napětí. Během intervalu t_x se referenční napětí integruje do té doby, než se výstupní napětí zmenší k nule. To můžeme vyjádřit vztahem pro napětí $U_{02}(t_x)$ na konci intervalu T_2 :

$$\begin{aligned} U_{02}(t_x) &= U_{01}(T_1) - \frac{1}{RC} \int_0^{t_x} U_{ref} dt = \\ &= \frac{T_1}{RC} U_x - \frac{U_{ref}}{RC} t_x = 0. \end{aligned}$$

Potom platí pro časový interval:

$$t_x = \frac{T_1}{U_{ref}} U_x.$$

Z rovnice pro interval t_x (kdy se výstup integrátoru blíží k nule) je zřejmé, že interval t_x nezávisí vůbec na časové konstantě RC integrátoru (to např. neplatí u principu s jednoduchou integrací). Vzhledem k tomu, že poměr $\frac{T_1}{U_{ref}}$ je konstantní, je

časový interval t_x lineární funkcí vstupního napětí. Velikost napětí U_{ref} a zvláště časový interval T_1 mohou být vhodnými obvodovými prostředky udrženy velmi přesně konstantní.

Jednotlivé části funkčního vzorku voltmetru jsou až na dekodéry typu SN7441-AN řešeny pouze z tuzemské součástkové základny. Vstupní rozsahový zesilovač byl postaven s vybraným operačním zesilovačem typu MAA502. S vynikajícími výsledky byl také ve funkci vstupního zesilovače s plovoucí zemí ověřen operační zesilovač typu AS101, vyvinutý ve VÚMS a popsán ve Sdělovací technice 1969, č. 3—4, str. 84 až 88. Vzhledem k tomu, že by měl mít voltmetr co nejširší aplikační možnosti, a také vzhledem k požadavku, aby se jeho koncepce opírala o co nejúčelnější využití možností, které dnes poskytují integrované obvody, předpokládá se, že v konečném provedení bude vstupní zesilovač řešen s operačním zesilovačem typu $\mu A725$ (popsán v Amatérském radiu 1970, č. 6 a 9). S tímto zesilovačem je možno dosáhnout vstupního odporu většího než 0,5 M Ω a přitom lze využít výhod diferenciálního vstupu k potlačení brumu a jiných rušivých signálů.

Pro funkci integrátoru a komparátoru jsou opět použity operační zesilovače typu MAA502. Těžkým oříškem byly zdroje referenčního napětí. Obvykle používané řešení s Wheatstonovým článkem bylo zavrženo a po různých pokusech se jako plně vyhovující ukázalo řešení s teplotně stabilizovanými referenčními diodami typu KZZ47.

Vstupy integrátoru se obvykle přepínají rtuťovým relé. Tento přepínač byl nahrazen speciálním bezkontaktním spínačem s tranzistorem.

Část obsahující řídicí logiku je plně realizována z číslicových obvodů řady MH74. Rovněž generátor časové základny a část obsahující dekadické čítače

v kódu BCD a vzorkovací paměť jsou sestaveny z obvodů řady MH74.

Základní rozsah voltmetru je 100 mV s rozlišovací přesností 100 μ V. Pro usnadnění práce je voltmetr vybaven indikací polaritý měřeného napětí a počítá se s doplněním o indikaci přeplnění.

Závěrem je třeba podotknout, že funkční vzorek číslicového voltmetru předsta-

vuje pokus o racionální a účelné využití československých integrovaných obvodů s cílem vytvořit víceúčelový měřicí přístroj v miniaturním provedení s parametry, srovnatelnými s parametry obdobných profesionálních měřicích přístrojů od zahraničních výrobců. Laboratorní provedení funkčního vzorku přístroje je vidět z fotografie na 3. str. obálky.

OBSAH

Budoucnost elektroniky	1
Číslicová technika	
Funkční principy a symboly základních číslicových obvodů	2
Číslicové integrované obvody n. p. Tesla Rožnov	11
Funkční principy číslicových obvodů s vazbou TTL	16
Souhrn hlavních aplikačních pravidel číslicových obvodů řady MH74 (MH54, MH84).	30
Číslicové obvody řady SN74 fy Texas Instruments	31
Novinky v číslicových monolitických obvodech	35
Funkční principy číslicových měřicích přístrojů	
Čítače	39
Číslicové voltmetry	41
Měřič fázového rozdílu	45
Analogově-kmitočtový převodník (převodník A-F)	45
Zkoušeč funkce číslicových obvodů	47
Příklady aplikací s číslicovými obvody s vazbou TTL	
Kombinace tlačítek s obvodem pro potlačení kontaktního šumu	49
Tvarování pomalých signálů	50
Monostabilní klopné obvody	52
Astabilní klopné obvody	53
Děliče a čítače kmitočtu	54
Násobení kmitočtu	55
Paměťový prvek se třemi stavy	56
Číslicová indikace ladění rozhlasových přijímačů	56
Elektronické hodiny s číslicovou indikací	58
Číslicový voltmetr s dvojitou integrací	61

RADIOVÝ KONSTRUKTÉR – vydává vydavatelství MAGNET, Praha 1, Vladislavova 26, telefon 260651-9 ● Šéfredaktor ing. František Smolík ● Redakce Praha 2, Lublaňská 57, tel. 296930 ● Redakční rada: K. Bartoš, V. Brzák, ing. J. Čermák, CSc., K. Donát, L. Hlinský, ing. L. Hloušek, A. Hofhans, Z. Hradiský, ing. J. T. Hyan, J. Krémárik, ZMS, ing. J. Jaroš, K. Novák, ing. O. Petráček, A. Pospíšil, M. Procházká, ing. J. Vackář, CSc., laureát st. ceny KG, J. Ženíšek ● Ročně vyjde 6 čísel. Cena výtisku 4,50 Kčs, pololetní předplatné 13,50 Kčs, roční předplatné 27,— Kčs ● Rozšiřuje PNS, v jednotkách ozbrojených sil MAGNET – administrace, Praha 1, Vladislavova 26. Objednávky přijímá každá pošta i doručovatel ● Objednávky do zahraničí vyřizuje PNS – vývoz tisku, Jindřišská 14, Praha 1 ● Dohlédačí pošta 07 ● Tiskne Naše vojsko, závod 01, Na valech 1, Praha – Dejvice ● Za původnost příspěvku ručí autor. Redakce rukopis vrátí, bude-li vyžádán a bude-li připojena frankovaná obálka se zpětnou adresou ● Toto číslo vyšlo 23. listopadu 1971

© Vydavatelství Magnet Praha

PRO ZLEPŠENÍ AKUSTIKY A DYNAMIKY PŘEDNESU

hudebních souborů, elektrofonických hudebních nástrojů, k ozvučení škol, závodů, úřadů i exteriérů při veřejných projevech apod. slouží

ZESILOVAČE


MUSIC 40 – přenosný celotranzistorový, nízkofrekvenční síťový zesilovač. Možnost připojení 6 zdrojů nf signálu: mikrofon, gramofon, kytara 1 a 2 (elektrofonická), magnetofon. Připojit lze též dozvukové zařízení ECHOLANA a reproduktorové soustavy. Spotřeba ze sítě 70 W při výstupním sinusovém výkonu 30 W. Výstupní hudební výkon 40 W. Cena 2 870,- Kčs.


MONO 50 – obdoba Music 40 s větším výkonem. Rovněž možnost připojení 6 zdrojů nf signálů. Výstupní výkon 40 W, výstupní hudební výkon 50 W. Cena 2 200,- Kčs.

Podrobné informace včetně nezávazného předvedení si vyžádejte přímo v prodejnách.


TESLA *dobré výrobky
dobré služby*

V PRODEJNÁCH TESLA A ELEKTRO
PODNIKŮ DOMÁCÍ POTŘEBY







Obr. 76. Zkušební sonda se šňůrami fy Hewlett Packard




Obr. 77. Vnitřní provedení sondy fy Hewlett Packard



Laboratorní vzorek voltmetru s číslicovou indikací



Obr. 102. Vnitřní uspořádání hodin při pohledu zředu



Obr. 103. Zadní část hodin